模拟前端装置的制作方法
1.本发明涉及一种模拟前端装置，特别涉及一种可降低暂态误差影响的模拟前端装置。
背景技术：
2.在通讯应用的模拟前端系统中，可调增益放大器电路常用来对信号进行放大，以供后续电路进行处理。在现有技术中，当系统根据当前信号判断所需要的特定增益后，可调增益放大器电路的增益会固定于该特定增益而无法再被调整。然而，在信号接收的过程中，若是受到温度或其他不理想的因素的影响，会造成模拟前端系统的信噪比下降。然而，如果在信号接收的过程中调整可调增益放大器电路的增益，来降低温度或其他不理想的因素的影响，模拟前端系统可能会受到在调整放大增益的过程中所受暂态响应的影响，造成模拟前端系统的信噪比下降与/或输出不正确的数据。
技术实现要素：
3.在一些实施例中，模拟前端装置包括放大器电路、第一增益控制电路以及追踪电路。放大器电路用于根据一第一输入信号产生一第一输出信号。第一增益控制电路用于根据一第一增益控制信号设定一第一电性元件，并经由该第一电性元件传输该第一输入信号至该放大器电路的一第一输入端，其中该第一电性元件的一端选择性地耦接至该第一输入端或一第一预设节点。追踪电路用于根据该第一输入端的一电平调整该第一预设节点的一电平，以降低该第一输入端与该第一预设节点之间的电压差。
4.有关本发明的特征、实施与功效，现配合图示对优选实施例详细说明如下。
附图说明
5.图1a为根据本发明一些实施例示出的一种模拟前端装置的示意图；
6.图1b为根据本发明一些实施例示出的一种模拟前端装置的示意图；
7.图2a为根据本发明一些实施例示出的图1a或图1b中的增益控制电路的示意图；
8.图2b为根据本发明一些实施例示出的图1a或图1b中的增益控制电路的示意图；
9.图2c为根据本发明一些实施例示出的图1a或图1b中的增益控制电路的示意图；
10.图3a为根据本发明一些实施例示出的图1a或图1b中的消除突波电路的示意图；
11.图3b为根据本发明一些实施例示出的图1a或图1b中多个信号的波形图；
12.图4a为根据本发明一些实施例示出的图2a中多个比特的部分波形示意图；以及
13.图4b为根据本发明一些实施例示出的图2a中的锁存器电路的示意图。
具体实施方式
14.本说明书中使用的所有词汇具有其通常的含义。上述词汇为在普遍常用字典中的定义，以及本发明的内容中所包括的、任一在此讨论的词汇的使用例子，仅作为示例，不应
限制本发明的范围与含义。同样地，本发明也不仅以在此说明书中所示出的各种实施例为限。
15.关于在本说明书中所使用的“耦接”或“连接”，均可指两个或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，也可指两个或多个元件相互操作或动作。如本说明书中所使用的，用语“电路系统(circuitry)”可为由至少一电路(circuit)所形成的单一系统，且用语“电路”可为由至少一个晶体管与/或至少一个主被动元件按一定方式连接以处理信号的装置。
16.如本说明书中所使用的，用语“与/或”包括了所列出关联项目中的一个或多个的任何组合。在本说明书中，所使用的第一、第二与第三等词汇，仅用于描述并辨别各个元件。因此，本说明书中的第一元件也可被称为第二元件，而不脱离本发明的本意。为便于理解，各图示中的类似元件将被指定为相同的标号。
17.图1a为根据本发明一些实施例示出的一种模拟前端(analog front-end)装置100的示意图。在一些实施例中，模拟前端装置100可应用于通讯系统，以对所接收到的信号(例如为输入信号vin与输入信号vip)进行初步处理(例如：放大、滤波、模数转换等)，以供后续电路进行使用。
18.在一些实施例中，模拟前端电路装置100包括放大器电路110、增益控制电路120、增益控制电路130、追踪电路140、消除突波(deglitch)电路150、锁存器电路160、锁存器电路170以及模数转换器电路180。
19.增益控制电路120以及增益控制电路130用于根据增益控制信号pg1设定模拟前端电路装置100的放大增益。在一些实施例中，增益控制电路120可响应增益控制信号pg1设定电性元件e1(例如可以、但不限于是电容性元件、电阻性元件等)，并经由此电性元件e1将输入信号vin传输给放大器电路110的第一输入端(后简称为端点in)。例如，增益控制电路120可根据增益控制信号pg3调整增益控制电路120内的电路组态以调整电性元件e1，其中增益控制信号pg3基于增益控制信号pg1产生。类似地，在一些实施例中，增益控制电路130可响应增益控制信号pg1设定电性元件e2(例如可以、但不限于是电容性元件、电阻性元件等)，并经由此电性元件e2将输入信号vip传输给放大器电路110的第二输入端(后简称为端点ip)。例如，增益控制电路130可根据增益控制信号pg4调整增益控制电路130内的电路组态以调整电性元件e2，其中增益控制信号pg4基于增益控制信号pg1产生。放大器电路110可为一差分放大器电路(即端点in与端点ip为差分输入端)，其用于根据输入信号vin与输入信号vip产生输出信号vo1以及输出信号vo2。
20.如图1a所示，电性元件e1的一端选择性地耦接至端点in或预设节点n1，且电性元件e2的一端选择性地耦接至端点ip或预设节点n2。在一些实施例中，追踪电路140用于根据端点in的电平调整预设节点n1的电平，并根据端点ip的电平调整预设节点n2的电平。例如，追踪电路140包括单增益缓冲器电路142以及单增益缓冲器电路144。单增益缓冲器电路142用于根据端点in的电平设定预设节点n1的电平。单增益缓冲器电路144用于根据端点ip的电平设定预设节点n2的电平。通过追踪电路140，可以降低端点in与预设节点n1之间的电压差，并降低端点ip与预设节点n2之间的电压差。如此一来，可以在调整放大增益的过程中避免电性元件e1与电性元件e2上的电荷重新分布，以降低输出信号vo1与输出信号vo2上的暂态误差。
21.消除突波电路150用于根据时钟信号ck1消除更新信号u1上的突波，以产生更新信号u2(如图3a所示)，并根据更新信号u1以及增益控制信号pg1输出增益控制信号pg2，并根据时钟信号ck1将增益控制信号pg2以及更新信号u2输出给锁存器电路160以及锁存器电路170。通过这种方式，可降低模拟前端电路装置100在放大增益的调整过程中所受到突波的影响。关于消除突波电路150的相关设置方式将在下文中参照图3a予以说明。
22.锁存器电路160可根据更新信号u2将增益控制信号pg2输出为增益控制信号pg3。通过这种方式，增益控制电路120可响应增益控制信号pg3调整电性元件e1，以调整模拟前端电路装置100的放大增益。类似地，锁存器电路170可根据更新信号u2将增益控制信号pg2输出为增益控制信号pg4。如此，增益控制电路130可响应增益控制信号pg4调整电性元件e2，以调整模拟前端电路装置100的放大增益。通过锁存器电路160与锁存器电路170，可确保增益控制电路120以及增益控制电路130在增益控制信号pg1的所有比特完成切换后，才调整电性元件e1以及电性元件e2。如此一来，可降低增益控制电路120与增益控制电路130中多个元件切换之间的时间差，以降低输出信号vo1与输出信号vo2上的暂态误差。关于锁存器电路160以及锁存器电路170的相关设置方式将在下文中参考图4a与图4b予以说明。
23.模数转换器电路180根据时钟信号ck2对输出信号vo1与输出信号vo2进行采样，以产生数字输出do。在一些实施例中，时钟信号ck1以及时钟信号ck2之间的一相位差根据输出信号vo1(与/或输出信号vo2)的暂态误差设定。如此，可避免模数转换器电路180采样到不精准的输出信号vo1与输出信号vo2，以提供有效的数字输出do。关于此处的相关设置方式将在下文中参考图3b予以说明。
24.图1b为根据本发明一些实施例示出的一种模拟前端装置100a的示意图。相较于图1a的模拟前端装置100，在此例中，预设节点n1与预设节点n2之间彼此耦接(例如均连接至交流地)，以具有相同的电平。追踪电路140用于根据端点in的电平以及端点ip的电平调整预设节点n1的电平以及预设节点n2的电平。例如，追踪电路140包括感测电路146以及单增益缓冲器电路148。感测电路146用于根据端点in的电平以及端点ip的电平产生电压v1。在一些实施例中，感测电路146可包括电阻r1以及电阻r2。电阻r1的第一端耦接至端点in，且电阻r1的第二端耦接至电阻r2的第一端，并用于产生电压v1。电阻r2的第二端耦接至端点ip。单增益缓冲器电路148用于根据电压v1设定预设节点n1以及预设节点n2的电平。
25.上述关于图1a或图1b中的追踪电路140的设置方式仅作为示例，且本发明并不以此为限。各种可用于降低压差的追踪电路140的设置方式均属于本发明所涵盖的范围。
26.图2a为根据本发明一些实施例示出的图1a或图1b中的增益控制电路120的示意图。在一些实施例中，增益控制电路120可为交流耦合电路，其可将输入信号vin中的交流信号成分传输至图1a或图1b中的端点in。在此例中，增益控制电路120包括多个切换式电容电路120[1]～120[n]，其中n可为大于1的正整数。多个切换式电容电路120[1]～120[n]根据增益控制信号pg3(相当于延迟后的增益控制信号pg1)的多个比特b[1]～b[n]切换，以提供等效电容即电性元件e1。
[0027]
多个切换式电容电路120[1]～120[n]中的每一个均包括电容c、开关sw1以及开关sw2。多个切换式电容电路120[1]～120[n]中的开关sw1分别经由多个比特b[1]～b[n]控制，且多个切换式电容电路120[1]～120[n]中的开关sw2分别经由多个比特b[1]～b[n]控制。以切换式电容电路120[1]为例，电容c的第一端接收输入信号vin，且电容c的第二端耦
接至开关sw1以及开关sw2。开关sw1根据比特b[1]选择性导通，以将电容c(相当于电性元件e1)的第二端耦接至端点in。开关sw2根据比特b[1]选择性导通，以将电容c的第二端耦接至预设节点n1。在一些实施例中，模拟前端装置100(与/或模拟前端装置100a)可包括多个反相器电路(图中未示出)，其可根据多个比特b[1]～b[n]产生多个比特b[1]～b[n](未全部示出)。多个比特b[1]～b[n]中(例如为比特b[n])与多个比特b[1]～b[n]中相对应的那一个(例如为比特b[n])具有相反逻辑值。例如，当比特b[1]为逻辑值1时，比特b[1]为逻辑值0。
[0028]
当开关sw1响应比特b[1]导通时，开关sw2响应比特b[1]不导通。反之，当开关sw2响应比特b[1]导通时，开关sw1响应比特b[1]不导通。换句话说，开关sw1的导通期间与开关sw2的导通期间彼此不重叠，以确保电容c(相当于电性元件e1)的第二端不会同时连接至端点in以及预设节点n1。通过上述设置方式，可降低增益控制电路120在切换过程中所产生的电压扰动，以降低多个切换式电容电路120[1]～120[n]中多个电容c之间的电荷重新分布。通过这种方式，可降低输出信号vo1以及输出信号vo2上的暂态误差。
[0029]
当并联于端点in以及接收输入信号vin的节点之间的电容c的个数变多时，等效电容(也即由多个电容c形成的电性元件e1)的容值越大，使得电性元件e1的交流阻抗变低。通过这种方式，可以提高输入信号vin中交流成分经由增益控制电路120传输到端点in的能量。通过这种调整方式，可以提高模拟前端装置100的放大增益。或者，当并联于端点in以及接收输入信号vin的节点之间的电容c的个数变少时，等效电容(也即由多个电容c形成的电性元件e1)的容值越小，使得电性元件e1的交流阻抗变高。通过这种方式，可以降低输入信号vin中交流成分经由增益控制电路120传输到端点in的能量。通过这种调整方式，可以降低模拟前端装置100的放大增益。
[0030]
在一些实施例中，多个切换式电容电路120[1]～120[n]中的至少一第一电路的电容c的容值可根据输出信号vo1的暂态误差设定，且前述的至少一第一电路对应于多个比特b[1]～b[n]中的至少一最高有效比特(most significant bit)。在一些实施例中，前述的至少一第一电路的电容c的容值基于温度计码(thermometer code)设定，多个切换式电容电路120[1]～120[n]中的至少一第二电路的电容c的容值基于二进制码(binary code)设定，且前述的至少一第二电路对应于多个比特b[1]～b[n]中的至少一最低有效比特(most least bit)。应理解，前述的最高有效比特及最低有效比特仅用于说明各比特的电容c之间的容值区分，而非用于限制本发明。
[0031]
举例而言，若n等于11，多个切换式电容电路120[1]～120[n]中的电容c的容值可以参照下表设定：
[0032]
比特b[11]b[10]b[9]b[8]b[7]b[6]b[5]b[4]b[3]b[2]b[1]容值12864646464323216842
[0033]
其中，比特b[7]至比特b[11]为最高有效比特，且比特b[1]至比特b[6]为最低有效比特。假设当前应用所能承受的输出信号vo1上的暂态误差(即电压扰动，例如为图3b的暂态误差er)的上限所对应的电容切换值为128个单位电容，那么在模拟前端装置100输出数据的过程中，可用来调整放大增益的多个高权重比特(例如为比特b[7]至比特b[10])所对应的电容c的容值将会被设置为不超过64个单位电容。对于低权重比特(即最低有效比特)所对应的电容c的容值则采用二进制码的方式设定，以节省电路元件(例如为开关)的数量。
[0034]
例如，比特b[7]至比特b[10]所对应的多个电容c的容值可依照温度计码分别设定为64个单位电容，且比特b[1]至比特b[6]所对应的多个电容c的容值依照二进制依序设定为2个单位电容、4个单位电容、
…
、32个单位电容。多个比特b[1]～b[10]所对应的多个切换式电容电路120[1]～120[10]可设定为微调(fine tune)电路，其可用于在模拟前端装置100输出数据(即数字输出do)的过程中调整模拟前端装置100的放大增益。通过这种方式，可以避免输出信号vo1(与/或输出信号vo2)上的暂态误差过大，以降低对模拟前端装置100的信噪比的影响。例如，在模拟前端装置100输出数据的过程中，多个切换式电容电路120[1]～120[10]可依据当前操作温度动态地调整微调电路，以即时调整模拟前端装置100的放大增益。另外，在此例中，比特b[11]所对应的电容c的容值设定为128个单位电容。比特b[11]所对应的切换式电容电路120[11]可设定为粗调(coarse tune)电路，其用于在模拟前端装置100输出数据(即数字输出do)前调整模拟前端装置100的放大增益，而在模拟前端装置100输出数据的过程中则为不可调。通过这种方式，可以进一步提高模拟前端装置100的放大增益的可调范围。应理解，前述实施例的数值、暂态误差及可调范围仅作为说明而非用于限制本发明。
[0035]
图2b为根据本发明一些实施例示出的图1a或图1b中的增益控制电路120的示意图。如先前所述，增益控制电路120可为交流耦合电路，但本发明并不以此为限。在另一些实施例中，增益控制电路120可为放大器电路110的反馈网络fb1的至少一部分，且电性元件e1也可为电阻性元件。
[0036]
例如，如图2b所示，反馈网络fb1与放大器电路110被设置为一带通滤波器，其中增益控制电路120可用于实现反馈网络fb1中的电阻r。换句话说，增益控制电路120包括多个切换式电阻电路，其可根据多个比特b[1]～b[n]提供一等效电阻为电性元件e1(即电阻r)。
[0037]
图2c为根据本发明一些实施例示出的图1a或图1b中的增益控制电路120的示意图。类似地，在此例中，增益控制电路120可为放大器电路110的反馈网络fb2的至少一部分。
[0038]
反馈网络fb2与放大器电路110被设置为一带通滤波器，其中增益控制电路120可用于实现反馈网络fb2中的电容c1与电容c2。换句话说，增益控制电路120包括多个切换式电容电路，其可根据多个比特b[1]～b[n]提供一等效电容为电性元件e1(即电容c1与电容c2的组合)。
[0039]
上述的例子仅用于示例，且本发明并不以此为限。依据实际应用的需求，增益控制电路120的设置方式可相应调整。为了清楚说明，图2b中以单端信号的应用为例进行示意，但本发明并不以此为限。在一些实施例中，增益控制电路130的设置方式可与增益控制电路120的设置方式相同，故在此不再重复赘述。
[0040]
图3a为根据本发明一些实施例示出的图1a或图1b中的消除突波电路150的示意图。消除突波电路150包括多个正反器电路301～305以及多工器电路306。多个正反器电路301～305可为(但不限于)d型正反器。多个正反器电路301～304根据时钟信号ck1将更新信号u1输出为更新信号u2’，并根据时钟信号ck1将更新信号u2’输出为更新信号u2。详细而言，正反器电路301以及正反器电路302依序串联，以根据时钟信号ck1将更新信号u1输出为更新信号u2’。通过这种方式，可以消除更新信号u1上的突波。正反器电路303以及正反器电路304依序串联，以根据时钟信号ck1将更新信号u2’输出为更新信号u2。
[0041]
多工器电路306用于根据更新信号u2’将增益控制信号pg2或增益控制信号pg1输
出为增益控制信号pg2’。正反器电路305可根据时钟信号ck1将增益控制信号pg2’输出为增益控制信号pg2。例如，如果更新信号u2’具有逻辑值1，则多工器电路306输出增益控制信号pg1为增益控制信号pg2’。通过这种方式，正反器电路305可根据时钟信号ck1将增益控制信号pg2’输出为增益控制信号pg2，以根据增益控制信号pg1更新增益控制信号pg3的多个比特(例如为图2a中的多个比特b[1]～b[n])，以调整放大增益。或者，如果更新信号u2’具有逻辑值0，则多工器电路306将先前的增益控制信号pg2输出为增益控制信号pg2’。通过这种方式，正反器电路305下次输出的增益控制信号pg2中的多个比特会维持不变，以继续维持当前的放大增益。
[0042]
上述关于消除突波电路150的设置方式仅作为示例，且本发明并不以此为限。在一些实施例中，根据实际应用需求，消除突波电路150可包括电平移位器(未示出)，以调整消除突波电路150中一个或多个内部信号的电平。
[0043]
图3b为根据本发明一些实施例示出的图1a或图1b中多个信号的波形图。当更新信号u1具有一预设电平(例如为高电平，其对应于逻辑值1)时，锁存器电路160以及锁存器电路170可被触发以输出增益控制信号pg2，作为增益控制信号pg3以及增益控制信号pg4，以调整放大增益。在一些实施例中，为了调整放大增益，增益控制信号pg1在时间t0前进行切换(即多个比特b[1]～b[n]间有转态)，且更新信号u1在时间t0后才具有预设电平。多工器电路306可根据更新信号u2’(其相当于延迟后的更新信号u1)将更新后的增益控制信号pg1输出为增益控制信号pg2’。通过这种方式，当更新信号u2具有预设电平时，锁存器电路160以及锁存器电路170可被触发以输出增益控制信号pg2，作为增益控制信号pg3与增益控制信号pg4。通过上述设置方式，可确保多个增益控制电路120与增益控制电路130在相同时间点进行切换，以降低输出信号vo1与输出信号vo2上的暂态误差。
[0044]
进一步地，如先前所述，时钟信号ck1以及时钟信号ck2之间的一相位差根据输出信号vo1(与/或输出信号vo2)的暂态误差(例如为图3b的暂态误差er)设定。例如，在电路设计阶段，可以利用具有不同相位(例如图3b中的相位1至相位4，其中每两个邻近相位的差异为90度)的时钟信号ck1测试消除突波电路150。如图3b所示，根据具有不同相位的时钟信号ck1，增益控制信号pg2被输出为增益控制信号pg3(与/或增益控制信号pg4)的时间点也会不同。通过这种方式，输出信号vo1(与/或输出信号vo2)会在相对应的时间点产生对应的暂态误差er。为了避免模数转换器电路180采样到暂态误差er，可以根据测试结果选择具有合适的相位的时钟信号ck1。例如，模数转换器电路180根据时钟信号ck2的上升边缘对输出信号vo1与输出信号vo2进行采样。对应于相位1的暂态误差er与时钟信号ck2的上升边缘没有重叠。因此，可以选择具有相位1的时钟信号ck1为最终的时钟信号ck1。
[0045]
在上述的例子中，最终的时钟信号ck1与时钟信号ck2具有相同相位(即相位差为0)，但本发明并不以此为限。依据不同的测试结果，最终的时钟信号ck1与时钟信号ck2之间的相位差可以为一事先定好的定值。
[0046]
图4a为根据本发明一些实施例示出的图2a中比特b[1]与比特b[1]的部分波形示意图。如先前所述，开关sw1的导通期间与开关sw2的导通期间彼此不重叠。如果开关sw1与开关sw2中的每一个均为n型晶体管(例如但不限于mosfet)，那么开关sw1在比特b[1]的电平高于开关sw1的临界电压th导通，而开关sw2在比特b[1]的电平高于开关sw2的临界电压th导通。如图4a所示，在比特b[1]以及比特b[1]的转态过程中，比特b[1]以及比特b[1]中的
一个的上升边缘与比特b[1]以及比特b[1]中另一个的下降边缘的交界处低于临界电压th。通过上述设置方式，可确保开关sw1的导通期间与开关sw2的导通期间彼此不重叠，以降低多个电容c在切换过程中所承受的电压扰动，以降低多个电容c之间的电荷重新分布。通过这种方式，可降低输出信号vo1与输出信号vo2上的暂态误差。
[0047]
图4b为根据本发明一些实施例示出的图2a中锁存器电路160的示意图。锁存器电路160包括正反馈电路401以及多个输出级电路402～403。为易于理解，图4b仅示出处理增益控制信号pg2中的一个比特(例如为b[1]’，其对应于增益控制信号pg3的比特b[1])的电路部分。
[0048]
正反馈电路401用于根据更新信号u2来触发以根据比特b[1]’以及对应比特b[1]’(其与比特b[1]’具有相反的逻辑值)产生信号s1以及信号s1b。例如，当正反馈电路401根据更新信号u2以及更新信号u2b(其与更新信号u2具有相反的逻辑值)触发时，正反馈电路401可将信号s1的电平快速调整至一第一预设电平(例如为系统高电压或是系统低电压)并传输信号s1给输出级电路402。类似地，当正反馈电路401根据更新信号u2以及更新信号u2b触发时，正反馈电路401可将信号s1b的电平快速调整至一第二预设电平(其相反于该第一预设电平)并传输信号s1b给输出级电路403。多个输出级电路402～403可将信号s1与信号s1b分别输出为比特b[1]以及比特b[1]。
[0049]
在一些实施例中，多个输出级电路402～403中每一个的上拉电流不同于多个输出级电路402～403中每一个的下拉电流。例如，以输出级电路402为例，输出级电路402包括上拉晶体管m1以及下拉晶体管m2。上拉晶体管m1的长宽比可设置为小于下拉晶体管m2的长宽比。通过这种方式，上拉晶体管m1所产生的上拉电流i1会小于下拉晶体管m2所产生的下拉电流i2，以产生如图4a中的低交界处的波形。输出级电路403的设置方式与输出级电路402的设置方式相同，故不再重复赘述。
[0050]
上述关于锁存器电路160的设置方式仅用于示例，且本发明并不以此为限。各种可根据更新信号u2传递数据(例如为将比特b[1]’输出为比特b[1])的锁存器电路160均属于本发明所涵盖的范围。应当理解，在图2a中，如果开关sw1与开关sw2以p型晶体管实现，那么在图4a所示的比特b[1]以及比特b[1]的转态过程中，比特b[1]以及比特b[1]中一个的上升边缘与比特b[1]以及比特b[1]中另一个的下降边缘的交界处会高于对应开关的临界电压th。对应地，在图4b中，上拉晶体管m1的长宽比可设置为大于下拉晶体管m2的长宽比。通过这种方式，上拉晶体管m1所产生的上拉电流i1会大于下拉晶体管m2所产生的下拉电流i2，以产生前述的高交界处的波形。锁存器电路170的设置方式与锁存器电路160的设置方式相同，故不再重复赘述。
[0051]
上述多个实施例以差分电路的应用进行说明，但本发明并不以此为限。例如，模拟前端装置100可应用于单端信号，其中端点ip可直接接收一共模电压而不用使用增益控制电路130以及锁存器电路170。
[0052]
应当理解，本发明所涵盖的范围并不限于各图示中所示的设置方式。在不同实施例中，模拟前端装置100可以采用增益控制电路120(与/或增益控制电路130)、追踪电路140、消除突波电路150或锁存器电路160(与/或锁存器电路170)中的至少一个，以降低输出信号vo1(与/或与输出信号vo2)上的暂态误差。在一些实施例中，若模拟前端装置100未采用消除突波电路150，增益控制信号pg1可直接输入至锁存器电路160(与/或锁存器电路
170)(即取代增益控制信号pg2)。在一些实施例中，若模拟前端装置100未采用消除突波电路150与锁存器电路160(与/或锁存器电路170)，增益控制信号pg1可直接输入至增益控制电路120(与/或增益控制电路130)(即取代增益控制信号pg3与增益控制信号pg4)。
[0053]
综上所述，本发明一些实施例中所提供的模拟前端装置可利用多种电路技巧来降低输出信号在调整放大增益的过程中受到暂态误差的影响，以提高系统整体的信噪比。如此一来，可在模拟前端装置输出数据的过程中持续调整放大增益，以即时降低温度或其他不理想因素的影响。
[0054]
虽然本发明的实施例如上所述，然而这些实施例并非用来限定本发明，本技术领域中具有普通知识的技术人员可依据本发明中明示或隐含的内容对本发明的技术特征施加变化，这些变化均可能属于本发明所要求的专利保护范围，换句话说，本发明的专利保护范围应当根据本发明权利要求书所界定的为准。
[0055]
附图标记说明：
[0056]
100：模拟前端装置
[0057]
100a：模拟前端装置
[0058]
110：放大器电路
[0059]
120、130：增益控制电路
[0060]
140：追踪电路
[0061]
142、144、148：单增益缓冲器电路
[0062]
146：感测电路
[0063]
150：消除突波电路
[0064]
160、170：锁存器电路
[0065]
180：模数转换器电路
[0066]
301～305：正反器电路
[0067]
306：多工器电路
[0068]
401：正反馈电路
[0069]
402、403：输出级电路
[0070]
b[1]～b[n]、b[1]～b[n]、b[1]’、b[1]’：比特
[0071]
c、c1、c2：电容
[0072]
ck1、ck2：时钟信号
[0073]
do：数字输出
[0074]
e1、e2：电性元件
[0075]
er：暂态误差
[0076]
fb1、fb2：反馈网络
[0077]
i1：上拉电流
[0078]
i2：下拉电流
[0079]
in、ip：端点
[0080]
m1：上拉晶体管
[0081]
m2：下拉晶体管
[0082]
n1、n2：预设节点
[0083]
pg1、pg2、pg2’、pg3、pg4：增益控制信号
[0084]
r、r1、r2：电阻
[0085]
s1、s1b：信号
[0086]
sw1、sw2：开关
[0087]
t0：时间
[0088]
th：临界电压
[0089]
u1、u2、u2b、u2’：更新信号
[0090]
v1：电压
[0091]
vin、vip：输入信号
[0092]
vo1、vo2：输出信号
技术特征：
1.一种模拟前端装置，包括：一放大器电路，用于根据一第一输入信号产生一第一输出信号；一第一增益控制电路，用于根据一第一增益控制信号设定一第一电性元件，并经由所述第一电性元件传输所述第一输入信号至所述放大器电路的一第一输入端，其中所述第一电性元件的一端选择性地耦接至所述第一输入端或一第一预设节点；以及一追踪电路，用于根据所述第一输入端的一电平调整所述第一预设节点的一电平，以降低所述第一输入端与所述第一预设节点之间的电压差。2.根据权利要求1所述的模拟前端装置，其特征在于，所述第一增益控制电路为一交流耦合电路或一反馈网络。3.根据权利要求1所述的模拟前端装置，其特征在于，所述第一增益控制电路包括：多个切换式电容电路，用于根据所述第一增益控制信号的多个比特切换以提供一等效电容作为所述第一电性元件，其中所述多个切换式电容电路中的每一个包括一电容，所述多个切换式电容电路中的至少一第一电路的所述电容的一容值为根据所述第一输出信号的暂态误差设定，且所述至少一第一电路对应于所述多个比特中的至少一最高有效比特。4.根据权利要求3所述的模拟前端装置，其特征在于，所述至少一第一电路的所述电容的所述容值为基于一温度计码设定，所述多个切换式电容电路中的至少一第二电路的所述电容的一容值为基于一二进制码设定，且所述至少一第二电路对应于所述多个比特中的至少一最低有效比特。5.根据权利要求1所述的模拟前端装置，其特征在于，所述追踪电路为一单增益缓冲器电路，且所述单增益缓冲器电路用于根据所述第一输入端的所述电平设定所述第一预设节点的所述电平。6.根据权利要求1所述的模拟前端装置，其特征在于，所述放大器电路还用于根据所述第一输入信号与一第二输入信号产生所述第一输出信号与一第二输出信号，且所述模拟前端装置还包括：一第二增益控制电路，用于根据所述第一增益控制信号设定一第二电性元件，并经由所述第二电性元件传输所述第二输入信号至所述放大器电路的一第二输入端，其中所述第二电性元件的一端选择性地耦接至所述第二输入端或一第二预设节点，其中所述追踪电路还用于根据该第二输入端的一电平，或根据所述第一输入端的所述电平以及所述第二输入端的所述电平调整所述第二预设节点的一电平，以降低所述第二输入端与所述第二预设节点之间的电压差。7.根据权利要求6所述的模拟前端装置，其特征在于，所述追踪电路包括：一感测电路，用于根据所述第一输入端的所述电平与所述第二输入端的所述电平产生一第一电压；以及一单增益缓冲器电路，用于根据所述第一电压设定所述第一预设节点的所述电平，其中所述第一预设节点与所述第二预设节点间彼此耦接。8.根据权利要求1所述的模拟前端装置，还包括：一消除突波电路，用于根据一第一时钟信号消除一第一更新信号上的一突波以产生一第二更新信号，并根据所述第一更新信号与所述第一增益控制信号输出一第二增益控制信
号，并根据所述第一时钟信号输出所述第二更新信号与所述第二增益控制信号；以及一锁存器电路，用于根据所述第二更新信号将所述第二增益控制信号输出为一第三增益控制信号，其中所述第一增益控制电路用于根据所述第三增益控制信号设定所述第一电性元件。9.根据权利要求8所述的模拟前端装置，还包括：一模数转换器电路，用于根据一第二时钟信号采样所述第一输出信号，以产生一数字输出，其中所述第一时钟信号与所述第二时钟信号之间的一相位差为根据所述第一输出信号的暂态误差设定。10.根据权利要求1所述的模拟前端装置，其特征在于，所述第一增益控制电路包括多个开关，当所述多个开关中的一第一开关导通时，所述第一电性元件的所述端经由所述第一开关耦接至所述第一输入端，当所述多个开关中的一第二开关导通时，所述第一电性元件的所述端经由所述第二开关耦接至所述第一预设节点，且所述第一开关的一导通期间与所述第二开关的一导通期间不重叠。
技术总结
本发明提供一种模拟前端装置，其包括放大器电路、第一增益控制电路以及追踪电路。放大器电路用于根据一第一输入信号产生一第一输出信号。第一增益控制电路用于根据一第一增益控制信号设定一第一电性元件，并经由该第一电性元件将该第一输入信号传输至该放大器电路的一第一输入端，其中该第一电性元件的一端选择性地耦接至该第一输入端或一第一预设节点。追踪电路用于根据该第一输入端的一电平调整该第一预设节点的一电平，以降低该第一输入端与该第一预设节点之间的电压差。与该第一预设节点之间的电压差。与该第一预设节点之间的电压差。
