控制器及其操作方法与流程
控制器及其操作方法
1.相关申请的交叉引用
2.本技术要求于2020年11月25日提交的、申请号为10-2020-0159916的韩国专利申请的优先权，该韩国专利申请通过引用整体并入本文。
技术领域
3.实施例涉及一种用于控制存储器装置的控制器及其操作方法。
背景技术：
4.通常，半导体存储器装置被分类为诸如动态随机存取存储器(dram)和静态ram(sram)的易失性存储器装置，以及诸如只读存储器(rom)、掩膜rom(mrom)、可编程rom(prom)、可擦除prom(eprom)、电eprom(eeprom)、铁电ram(fram)、相变ram(pram)、磁性ram(mram)、电阻式ram(rram)和闪速存储器的非易失性存储器装置。
5.易失性存储器装置在电力供应中断时丢失其存储的数据，而非易失性存储器装置即使在电力供应中断时也仍保留其存储的数据。非易失性闪速存储器装置由于其编程速度高、功耗低和数据存储容量大而被广泛用作计算机系统中的存储介质。
6.在非易失性存储器装置中，尤其是在闪速存储器装置中，每个存储器单元的数据状态取决于存储器单元可以编程的位数。每个单元存储1位数据的存储器单元被称为单个位单元或单层单元(slc)。每个单元存储多位数据(即，2位或更多位数据)的存储器单元被称为多个位单元、多层单元(mlc)或多状态单元。mlc的优点在于高集成度。然而，随着每个存储器单元中编程的位数增加，可靠性降低并且读取失败率增加。
7.例如，当在存储器单元中编程k个位时，存储器单元中形成2k个阈值电压中的一个。由于存储器单元的电特性之间的微小差异，针对相同数据编程的存储器单元的阈值电压形成阈值电压分布。阈值电压分布对应于2k个数据值，2k个数据值分别对应于k位信息。
8.然而，可用于阈值电压分布的电压窗口是有限的。因此，随着值k的增加，阈值电压分布之间的距离减小并且相邻的阈值电压分布可能重叠。由于相邻的阈值电压分布重叠，读取数据可能包括错误位。
9.图1示意性地示出了三层单元(tlc)非易失性存储器装置的编程状态和擦除状态的阈值电压分布。
10.图2示意性地示出了由于3位mlc非易失性存储器装置的特性劣化导致的编程状态和擦除状态的阈值电压分布。
11.在mlc非易失性存储器装置中，例如，能够在单个存储器单元中存储k位数据的tlc闪速存储存器装置中，存储器单元可以具有2k个阈值电压分布中的一个。例如，3位mlc具有8个阈值电压分布中的一个。
12.由于存储器单元之间的特性差异，针对相同数据编程的存储器单元的阈值电压形成阈值电压分布。在tlc非易失性存储器装置中，如图1所示，形成了8个阈值电压分布p1至p8。例如，第一阈值电压分布p1可以指示擦除状态。图1示出了阈值电压分布不重叠并且阈
值电压分布之间具有足够的读取电压余量(margin)的理想情况《ideal》。
13.参照图2的闪速存储器示例，存储器单元可能发生电荷损失，其中在浮栅处或者隧道氧化膜处被撷取的电子随时间放电。当隧道氧化膜由于迭代的编程操作和擦除操作而劣化时，这种电荷损失可能加速。电荷损失导致存储器单元的阈值电压降低。在图2所示的示例中，阈值电压分布可能由于电荷损失而向左偏移。
14.进一步地，编程干扰、擦除干扰和/或后台模式依赖性(back pattern dependency)可能导致阈值电压的增加。随着存储器单元的特性恶化，相邻的阈值电压分布可能重叠，如图2所示。
15.因此所需要的是一种用于精确读取半导体存储器装置的存储器单元中存储的数据的方法。
技术实现要素：
16.本公开的各个实施例涉及一种控制器及其操作方法，控制器可以通过反映存储器单元分布的偏斜度(skewness)信息来确定用于存储器单元的读取操作的读取电平，从而降低发生读取错误的可能性。
17.而且，本公开的各个实施例涉及一种能够准确且快速地读取存储器单元中存储的数据的控制器及其操作方法。
18.根据本公开的实施例，一种用于控制包括存储器单元的存储器装置的控制器，该控制器包括：存储器，适用于存储偏移电平信息，该偏移电平信息基于根据存储器单元的特性和存储器单元的高斯建模的样本读取电平确定；以及处理器，适用于基于高斯建模和从存储器单元读取的数据生成估计读取电平，并且施加补偿读取电压来控制存储器装置以执行存储器单元的读取操作，其中补偿读取电压通过将偏移电平信息应用于估计读取电平来生成。
19.样本读取电平是存储器装置能够施加到存储器单元的多个读取电平之中的、具有相同的存储器单元特性的样本存储器装置中的读取数据中的错误位的数量最小化的读取电平。
20.处理器可以通过平均电平法来生成估计读取电平，平均电平法包括：基于读取数据，计算与阈值电压区段相对应的区段单元数量；基于区段单元数量和设定标准差，确定各个阈值电压分布的平均阈值电压电平；并且将相邻平均阈值电压电平之间的中间值确定为估计读取电平。
21.处理器可以通过最小二进制(min-bin)法来更新估计读取电平，最小二进制法包括：基于平均阈值电压电平和设定标准差，根据具有新区段单元数量之中的最小区段单元数量的阈值电压区段中的阈值电压电平，确定存储器单元的数量的函数，新区段单元数量对应于由附加读取电平划分的阈值电压区段，附加读取电平与补偿读取电压的读取电平具有设定间隔；并且将与所确定的函数的最小值相对应的阈值电压电平确定为新估计读取电平。
22.偏移电平信息可以包括与平均电平法相关联的偏移电平以及与最小二进制法相关联的偏移电平。
23.处理器可以通过以下方式来生成估计读取电平：基于平均阈值电压电平和设定标
准差，根据具有区段单元数量之中的最小区段单元数量的阈值电压区段中的阈值电压电平，确定存储器单元的数量的函数，区段单元数量对应于由附加读取电平划分的阈值电压区段，附加读取电平与硬读取电压具有设定间隔；并且将与所确定的函数的最小值相对应的阈值电压电平确定为估计读取电平。
24.偏移电平信息可以包括查表，查表指示与存储器单元相关联的元数据的值和与读取电压相对应的偏移电平之间的关系。
25.元数据可以包括存储器单元的编程/擦除(p/e)周期或在存储器单元中编程的数据的保留状态。
26.偏移电平信息可以包括用于读取存储器单元的多个读取电压之中的一个或多个读取电压的偏移电平，其中多个读取电压中的每一个的一个或多个偏移电平超过设定幅度。
27.处理器可以通过控制存储器装置以通过使用读取重试表(rrt)中包括的历史读取电平或读取电平对存储器单元执行读取操作来获得从存储器单元读取的数据，并且当检测到对读取数据的错误校正解码失败时生成估计读取电平。
28.控制器可以进一步包括错误校正码(ecc)解码器，ecc解码器适用于使用补偿读取电平对从存储器单元读取的数据执行错误校正解码。
29.根据本公开的实施例，一种用于控制包括存储器单元的存储器装置的控制器，该控制器包括：存储器，适用于存储参数偏移信息，该参数偏移信息基于根据存储器单元的特性和存储器单元的高斯建模的样本参数值来确定；以及处理器，适用于基于从存储器单元读取的数据和高斯建模生成估计参数值，通过将参数偏移信息应用于估计参数值来生成补偿参数值，并且控制存储器装置使用通过基于补偿参数值估计读取电平而生成的补偿读取电平来执行读取操作。
30.参数偏移信息可以基于样本参数值和样本估计参数值预先确定，样本参数值和样本估计参数值根据存储器装置的存储器单元特性以实验方式来确定。
31.处理器可以通过使用平均电平法来生成补偿读取电平，平均电平法包括：基于读取数据，计算与阈值电压区段相对应的区段单元数量；通过基于区段单元数量和标准差确定各个阈值电压分布的估计平均阈值电压电平来生成估计参数值；通过将参数偏移信息应用于估计平均阈值电压电平来生成补偿平均阈值电压电平；并且将相邻补偿平均阈值电压电平之间的中间值确定为补偿读取电平。
32.存储器可以进一步存储参数的乘子信息，参数的乘子信息基于样本参数值来确定，并且其中处理器进一步执行通过将参数的乘子信息应用于设定标准差来生成补偿标准差的操作，以确定估计平均阈值电压电平。
33.处理器可以通过最小二进制法来更新补偿读取电平，最小二进制法包括：基于补偿平均阈值电压电平和补偿标准差，根据具有新区段单元数量之中的最小区段单元数量的阈值电压区段中的阈值电压电平，确定存储器单元的数量的函数，新区段单元数量对应于由附加读取电平划分的阈值电压区段，附加读取电平与补偿读取电平具有设定间隔；并且将与所确定的函数的最小值相对应的阈值电压电平确定为新补偿读取电平。
34.偏移电平信息可以包括与平均电平法相关联的偏移电平以及与最小二进制法相关联的偏移电平。
35.参数偏移信息可以包括查表，查表指示与存储器单元相关联的元数据的值和与读取电压相对应的参数偏移之间的关系。
36.元数据可以包括存储器单元的编程/擦除(p/e)周期或在存储器单元中编程的数据的保留状态。
37.根据本公开的实施例，一种存储器系统包括：存储器装置，包括多个存储器单元；以及控制器，联接到存储器装置，并且包括处理器，处理器被配置成：使用高斯建模，基于从存储器单元读取的数据，生成估计读取电平；基于估计读取电平和偏移电平生成补偿读取电平，偏移电平基于根据存储器单元的特性的最佳读取电平与根据高斯建模的读取电平之间的差来确定；并且控制存储器装置使用补偿读取电平对存储器单元执行读取操作。
38.根据本公开的本实施例，可以提供一种控制器及其操作方法，控制器可以通过反映存储器单元分布的偏斜度信息来确定用于存储器单元的读取操作的读取电平，从而降低发生读取错误的可能性。
39.此外，可以提供一种能够准确且快速地读取存储器单元中存储的数据的控制器及其操作方法。
40.本公开可以获得的效果不限于上述那些，并且本领域技术人员可以从下面的描述中清楚地理解未提及的其它效果。
附图说明
41.图1示意性地示出了三层单元(tlc)非易失性存储器装置的逻辑状态的阈值电压分布。
42.图2示意性地示出了可能由于tlc非易失性存储器装置的特性劣化而偏移的逻辑状态的阈值电压分布。
43.图3是示出根据本发明的实施例的半导体存储器系统的框图。
44.图4a是示出图3中所示的半导体存储器系统的详细框图。
45.图4b是示出图4a中所示的存储块的框图。
46.图5是示出在存储器单元具有理想阈值电压分布的情况下的硬读取电压的图表。
47.图6是用于描述作为确定估计读取电平组的方法的第一示例的平均电平法的示图。
48.图7是用于描述作为确定估计读取电平的方法的第二示例的最小二进制法的示图。
49.图8a和图8b是示出阈值电压分布不对称的情况的图表。
50.图9a和图9b是示出根据存储器单元特性和编程/擦除(p/e)周期的阈值电压分布的偏斜度的图表。
51.图10是示出根据本发明第一实施例的处理器的示图。
52.图11是示出根据读取电压和p/e周期的偏移电平的示例的图表。
53.图12示出了根据本发明第一实施例的存储器中存储的查表。
54.图13和图14是示出根据本发明第一实施例的操作的流程图。
55.图15a和图15b是示出根据本发明第一实施例的半导体存储器装置的操作的实验结果的图表。
56.图16是示出根据本发明第二实施例的处理器的示图。
57.图17示出了根据本发明第二实施例的存储器中存储的第一查表和第二查表。
具体实施方式
58.下文中，将参照附图描述本公开的各个实施例。然而，本公开可以以不同的形式实现，并且不应被解释为受限于本文阐述的实施例。相反，提供这些实施例以便完善本公开，并且将本发明的范围充分传达给本领域技术人员。
59.图3是示意性地示出根据本发明的实施例的半导体存储器系统10的框图。
60.图4a是更详细地示出图3的半导体存储器系统10的框图，并且图4b是示出在图4a的半导体存储器系统中采用的存储块211的配置的电路图。
61.现在参照图3至图4b，根据本发明的实施例，提供半导体存储器系统10。半导体存储器系统10可以包括可操作地联接到存储器控制器100的半导体存储器装置200。
62.半导体存储器装置200可以在存储器控制器100的控制下执行擦除操作、编程操作和读取操作中的一种或多种。半导体存储器装置200可以通过多个输入/输出线从存储器控制器100接收命令cmd、地址addr和数据data。半导体存储器装置200可以从存储器控制器100通过电力线接收电力pwr并且通过控制线接收控制信号ctrl。控制信号可以包括命令锁存使能(cle)信号、地址锁存使能(ale)信号、芯片使能(ce)信号、写入使能(we)信号、读取使能(re)信号等。
63.存储器控制器100可以控制半导体存储器装置200的全部操作。存储器控制器100可以包括用于校正错误位的错误校正码(ecc)(例如，低密度奇偶校验(ldpc)码)组件130。ecc组件130可以包括ecc编码器(例如，ldpc编码器)131和ecc解码器(例如，ldpc解码器)133。
64.ecc编码器131可以对待编程到半导体存储器装置200中的数据执行错误校正编码，以输出添加了奇偶校验位的数据。具有奇偶校验位的编码数据可以存储在半导体存储器装置200中。
65.ecc解码器133可以对从半导体存储器装置200读取的数据执行错误校正解码。ecc解码器133可以确定错误校正解码是否成功，并且可以基于确定结果输出指令信号。ecc解码器133可以使用由ldpc编码操作生成的奇偶校验位来校正数据的错误位。
66.当错误位的数量超过ecc组件130的错误校正容量时，ecc组件130可能无法校正错误位。在这种情况下，ecc组件130可以生成错误校正失败信号。
67.存储器控制器100和半导体存储器装置200可以被集成在单个半导体装置中。例如，存储器控制器100和半导体存储器装置200可以被集成在诸如固态驱动器(ssd)的单个半导体装置中。固态驱动器可以包括用于将数据存储在半导体存储器中的存储装置。当在ssd中使用半导体存储器系统10时，联接到半导体存储器系统10的主机(未示出)的操作速度可以显著提高。
68.存储器控制器100和半导体存储器装置200可以被集成在诸如存储卡的单个半导体装置中。例如，存储器控制器100和半导体存储器装置200可以被集成在单个半导体装置中以配置诸如以下的存储卡：个人计算机存储卡国际协会(pcmcia)的pc卡、紧凑型闪存(cf)卡、智能媒体(sm)卡、记忆棒、多媒体卡(mmc)、尺寸减小的多媒体卡(rs-mmc)、微尺寸
版本的mmc(微型mmc)、安全数字(sd)卡、迷你安全数字(迷你sd)卡、微型安全数字(微型sd)卡、高容量安全数字(sdhc)和通用闪存(ufs)。
69.又例如，半导体存储器系统10可以被设置为包括诸如以下的电子装置的各种元件中的一种：计算机、超移动pc(umpc)、工作站、上网本计算机、个人数字助理(pda)、便携式计算机、网络平板pc、无线电话、移动电话、智能电话、电子书阅读器、便携式多媒体播放器(pmp)、便携式游戏装置、导航装置、黑盒、数码相机、数字多媒体广播(dmb)播放器、三维电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、数据中心的存储装置、能够在无线环境中接收和传输信息的装置、家庭网络的电子装置中的一种、计算机网络的电子装置中的一种、远程信息处理网络的电子装置中的一种、射频识别(rfid)装置或计算系统的组件中的一种。
70.参照图4a，除了ecc组件130之外，存储器控制器100还可以包括存储器110、处理器120、主机接口(i/f)140、存储器接口150和系统总线160。
71.主机接口140可以通过诸如以下的各种接口协议中的一种或多种与主机通信：通用串行总线(usb)、多媒体卡(mmc)、高速外围组件互连(pci-e或pcie)、小型计算机系统接口(scsi)、串列scsi(sas)、串行高级技术附件(sata)、并行高级技术附件(pata)、增强型小型磁盘接口(esdi)和/或电子集成驱动器(ide)。
72.存储器接口150可以用作存储器/存储装置接口，用于接口连接存储器控制器100和半导体存储器装置200，使得存储器控制器100响应于来自主机的请求来控制半导体存储器装置200。当半导体存储器装置200是闪速存储器或具体为nand闪速存储器时，存储器接口150可以在处理器120的控制下生成针对半导体存储器装置200的控制信号并且处理待提供到半导体存储器装置200的数据。存储器接口150可以用作用于处理存储器控制器100与半导体存储器装置200之间的命令和数据的接口(例如，nand闪存接口)。具体地，存储器接口150可以支持存储器控制器100与半导体存储器装置200之间的数据传送。
73.处理器120可以控制半导体存储器系统10的全部操作。处理器120可以驱动固件来控制半导体存储器系统10的全部操作。固件可以被称为闪存转换层(ftl)。处理器120可以实现为微处理器或中央处理单元(cpu)。
74.处理器120可以驱动ftl并且执行与从主机接收到的请求相对应的前台操作。例如，处理器120可以响应于来自主机的写入请求而控制半导体存储器装置200的写入操作，并且响应于来自主机的读取请求而控制半导体存储器装置200的读取操作。
75.存储器110可以用作半导体存储器装置200和存储器控制器100的工作存储器，并且存储用于驱动半导体存储器装置200和存储器控制器100的数据。存储器控制器100可以响应于来自主机的请求，控制半导体存储器装置200执行读取操作、编程操作和擦除操作。存储器控制器100可以将从半导体存储器装置200读取的数据提供到主机，并且可以将从主机提供的数据存储到半导体存储器装置200中。存储器110可以存储用于存储器控制器100和半导体存储器装置200执行上面各种操作的数据。
76.存储器110可以由易失性存储器来实现。例如，存储器110可以由静态随机存取存储器(sram)或动态随机存取存储器(dram)来实现。存储器110可以被设置在存储器控制器100的内部或外部。在图4a所示的示例中，存储器110设置在存储器控制器100内。在另一实施例中，存储器110可以由外部易失性存储器来实现，该外部易失性存储器具有用于在存储
器110与存储器控制器100之间传送数据的存储器接口。
77.ecc组件130可以检测并校正从半导体存储器装置200读取的数据中的错误。存储器接口150可以与半导体存储器装置200接口连接。即使图3和图4a示出了包括ecc编码器131和ecc解码器133两者的ecc组件130，但是ecc编码器131和ecc解码器133仍可以被实施为不同且分开的组件。处理器120可以执行各种控制操作。
78.根据本发明的实施例，在编程操作期间，ecc组件130可以对待编程到半导体存储器装置200的原始数据执行ldpc编码操作。在读取操作期间，ecc组件130可以对存储在半导体存储器装置200中的ldpc编码数据或码字执行ldpc解码操作。
79.ecc组件130然后可以通过对存储在半导体存储器装置200中的ldpc编码数据或码字执行ldpc解码操作来恢复原始数据。
80.半导体存储器装置200可以包括存储器单元阵列210、控制电路220、电源230、电压传输器240、读取/写入电路250和列选择器260。
81.存储器单元阵列210可以包括多个存储块211。用户数据可以存储在存储块211中。可以如上所述对用户数据进行编码。
82.参照图4b，存储块211的代表性存储块的配置可以包括分别联接到位线bl0至blm-1的多个单元串221。每列的单元串221可以包括一个或多个漏极选择晶体管dst以及一个或多个源极选择晶体管sst。多个存储器单元或存储器单元晶体管可以串联联接在选择晶体管dst与sst之间。存储器单元mc0至mcn-1中的每一个可以优选地形成为在每个单元中存储多位数据信息的多层单元(mlc)。单元串221可以分别电联接到相应的位线bl0至blm-1。
83.在所示的示例中，图4b示出了包括nand型闪速存储器单元的存储块211。然而，半导体存储器装置200不限于为nand闪速存储器。在另一示例中，半导体存储器装置200可以包括nor型闪速存储器、其中组合了两种或更多种类型的存储器单元的混合闪速存储器以及其中控制器嵌入在存储器芯片内部的one-nand闪速存储器。半导体装置的操作特性可以应用于电荷存储层由绝缘层形成的电荷撷取闪存(ctf)以及电荷存储层由导电浮栅形成的闪速存储器装置。
84.参照图4a，控制电路220可以控制包括与半导体存储器装置200的编程操作、擦除操作和读取操作相关的具体操作的全部操作。
85.电源230可以根据操作模式向各个字线提供字线电压，例如编程电压、读取电压和通过电压。此外，电源230可以提供待供应到块体(bulk)(例如，其中形成存储器单元的阱区)的电压。电源230的电压生成操作可以在控制电路220的控制下执行。
86.电源230可以生成多个可变读取电压以生成多个读取数据。
87.电压传输器240可以选择存储器单元阵列210的存储块211或扇区中的一个，并且可以在控制电路220的控制下选择所选择的存储块的字线中的一个。电压传输器240可以在控制电路220的控制下将电源230生成的字线电压提供到所选择的字线或未选择的字线。
88.读取/写入电路250可以由控制电路220控制，并且可以根据操作模式作为读出放大器或写入驱动器来操作。例如，在验证/正常读取操作期间，读取/写入电路250可以作为从存储器单元阵列210读取数据的读出放大器而操作。在正常读取操作期间，列选择器260可以基于列地址信息，将从读取/写入电路250读取的数据输出到另一组件，例如存储器控制器100。在验证读取操作期间，读取数据可以被提供到半导体存储器装置200中包括的通
过/失败验证电路(未示出)，并且可以用于确定存储器单元的编程操作是否成功。
89.在编程操作期间，读取/写入电路250可以作为写入驱动器来操作，该写入驱动器用于根据待存储在存储器单元阵列210中的数据来驱动位线。在编程操作期间，读取/写入电路250可以从缓冲器(未示出)接收待写入存储器单元阵列210的数据，并且可以根据输入数据驱动位线。为此，读取/写入电路250可以包括分别与列(或位线)或者列对(或位线对)相对应的多个页面缓冲器(pb)251。页面缓冲器251的每一个中可以包括多个锁存器。
90.对半导体存储器装置200中存储的数据的读取操作可以包括硬读取操作和软读取操作。
91.硬读取操作是施加硬读取电压并从半导体存储器装置200读取数据的操作。硬读取电压是用于区分相邻阈值电压分布的电压。例如，当施加具有高于其阈值电压的读取电平的读取电压时，存储器单元可以被导通，并且当施加具有低于其阈值电压的读取电平的读取电压时，存储器单元可以被关断。可以通过在存储器单元导通或关断的同时感测位线中形成的电流来读取数据。ecc解码器133可以对通过施加硬读取电压而读取的数据执行硬判决解码(hard decision decoding)，从而校正读取数据的错误。
92.软读取操作是使用软读取电压从半导体存储器装置200读取数据的操作，软读取电压具有与参考读取电平不同的电平。例如，软读取电压可以被施加到通过施加硬读取电压被读取的存储器单元，以便附加地执行软读取操作。基于通过施加软读取电压而读取的数据，可以将可靠性值添加到通过施加硬读取电压而读取的数据。ecc解码器133可以使用可靠性值和通过硬读取电压读取的数据来执行软判决解码(soft decision decoding)，从而校正读取数据的错误。
93.图5是示出在存储器单元具有理想阈值电压分布的情况下的硬读取电压的图表。
94.通过示例的方式，图5示出了存储器单元形成如参照图1所描述的理想阈值电压分布p1至p8，并且第一至第七读取电压r1至r7中的每一个具有默认读取电平。因为理想阈值电压分布p1至p8彼此不重叠，所以可以准确地将其逻辑状态彼此区分开。因此，半导体存储器装置200可以通过施加具有默认读取电平的第一至第七读取电压r1至r7来准确地区分第一至第八阈值电压分布p1至p8，并且无错误地读取存储器单元的数据。
95.然而，如参照图2所描述的，阈值电压分布可能偏移。在这种情况下，可能无法通过默认读取电平准确地区分偏移后的阈值电压分布p1至p8。当阈值电压分布p1至p8不能正常区分时，从半导体存储器装置200读取的数据中可能出现错误位。当读取数据中的错误位的数量大于或等于可校正的错误位阈值时，ecc解码器133可能无法对读取数据进行错误校正解码。
96.只要处理器120可以使用与相邻阈值电压分布相互交叉的点相对应的读取电平以便控制半导体存储器装置200的读取操作，就可以最小化从半导体存储器装置200读取的数据中的错误位的数量。在半导体存储器装置200可以施加的多个读取电平之中的、使读取数据中的错误位的数量最小化的读取电平可以被称为最佳读取电平。只要处理器120可以使用最佳读取电平，就可以增加成功校正从半导体存储器装置200读取的数据的错误的概率。然而，当存储器单元的阈值电压分布偏移时，处理器120难以准确地到相邻阈值电压分布相互交叉的点。处理器120可以通过各种方法确定第一至第七读取电压r1至r7的读取电平，以便减少从半导体存储器装置200读取的数据中的错误位的数量。下文中，第一至第七读取
电压r1至r7的一组读取电平可以被称为读取电平组。
97.作为用于确定读取电平组的方法的第一示例，可以使用历史读取电平组。处理器120可以将第一至第七读取电压r1至r7的读取电平作为历史读取电平组存储在存储器110中。此处，读取电平可以用于读取已被成功执行错误校正解码的数据。存储器110可以存储每个存储块的历史读取电平组。处理器120可以使用特定存储块的历史读取电平组，以便从该存储块中读取数据。下文中，通过使用历史读取电平组执行的读取操作可以被称为历史读取操作。
98.作为用于确定读取电平组的方法的第二示例，可以使用读取重试表(rrt)。rrt可以在其中预先存储多个读取电平组，并加载到存储器110。处理器120可以基于其中包括多个读取电平组的rrt来确定读取电压r1至r7的读取电平。例如，处理器120可以顺序地使用rrt中的具有较高优先级的若干个读取电平组，直到对读取数据成功执行错误校正解码。下文中，通过使用rrt执行的读取操作可以被称为rrt读取操作。
99.作为用于确定读取电平组的方法的第三示例，可以使用估计阈值电压分布来确定估计读取电平组。处理器120可以基于通过参考读取电平组从半导体存储器装置200读取的数据来估计阈值电压分布。处理器120可以基于估计阈值电压分布来确定估计读取电平组。处理器120可以将默认读取电平组、历史读取电平组、rrt中包括的多个读取电平组或者读取电平组的软读取电平确定为参考读取电平组。
100.下文中，将参照图6和图7描述用于确定估计读取电平组的方法的示例。
101.图6示出了具有参考读取电平以及参照图2描述的偏移后的阈值电压分布的读取电压r1至r7。在图6的示例中，当使用参考读取电平组时，可能无法准确区分基于偏移后的阈值电压分布的阈值电压分布p1至p8。例如，第七读取电压r7可以是用于区分第七阈值电压分布p7和第八阈值电压分布p8的读取电压。然而，在图6的示例中，当半导体存储器装置200向具有偏移后的阈值电压分布的存储器单元施加第七读取电压r7时，被编程为具有第八阈值电压分布p8的数据中的一些可能被错误地读取为具有第七阈值电压分布p7的数据。因此，读取数据可能包括超过可校正错误位阈值的错误位。因此，处理器120可以通过估计阈值电压分布来确定估计读取电平组，并使用估计读取电平组来控制半导体存储器装置200的读取操作。
102.可以对阈值电压分布进行数学建模。例如，阈值电压分布可以被建模为高斯分布。当阈值电压分布被建模为高斯分布时，处理器120可以基于阈值电压分布的平均值和标准差来确定估计读取电平组。
103.图6是示出了作为基于高斯建模确定估计读取电平组的方法的第一示例的平均电平法。
104.处理器120可以基于参考读取电平组和标准差估计阈值电压分布的平均阈值电压电平，并基于估计平均阈值电压电平确定估计读取电平组。
105.例如，处理器120可以基于通过参考读取电平组从存储器单元读取的数据，计算与通过参考读取电平组划分的阈值电压区段中的每一个相对应的区段单元数量。处理器120可以基于计算出的区段单元数量、标准差和高斯分布函数来估计阈值电压分布的平均阈值电压m1至m7的电压电平。处理器120可以将预定常数作为标准差来使用。处理器120可以基于平均阈值电压m1至m7的电压电平确定用于读取半导体存储器装置200中存储的数据的估
计读取电平组。
106.图6示出了具有估计读取电平的读取电压r1'至r7'。参照图6，估计读取电平组可能比参考读取电平组更接近最佳读取电平组。因此，通过施加具有估计读取电平的读取电压r1'至r7'而读取的数据可以包括比通过施加具有参考读取电平的读取电压r1至r7而读取的数据更少数量的错误位。
107.图7是用于描述作为通过高斯建模确定估计读取电平的方法的第二示例的最小二进制法的图表。
108.通过示例的方式，图7示出了阈值电压分布a(即，pa)与阈值电压分布b(即，pb)之间的硬读取电压r_hd以及围绕硬读取电压r_hd的软读取电压r_sd1至r_sd6。
109.阈值电压分布a(pa)和阈值电压分布b(pb)指示参考图5描述的阈值电压分布之中的两个随机的相邻阈值电压分布。硬读取电压r_hd可以是用于区分第一至第七读取电压r1至r7之中的两个相邻阈值电压分布的读取电压。
110.在图7的示例中，可以确定软读取电压r_sd1至r_sd6的读取电平中的每一个具有与硬读取电压r_hd的读取电平的预定间隔。
111.ecc解码器133可以基于通过施加软读取电压r_sd1至r_sd6而读取的数据，将可靠性值添加到通过施加硬读取电压r_hd而读取的数据。例如，可靠性值可以是对数似然比(llr)。ecc解码器133可以使用可靠性值检测和校正从半导体存储器装置200读取的编码数据即码字的错误。
112.当在硬读取电压r_hd的读取电平不接近最佳读取电平的情况下施加软读取电压r_sd1至r_sd6时，可能添加不准确的可靠性值，其中软读取电压r_sd1至r_sd6的读取电平根据硬读取电压r_hd的读取电平确定。当使用读取数据和不准确的可靠性值执行软判决解码时，ecc解码器133可能会出现错误校正失败。
113.处理器120可以基于通过具有参考读取电平的软读取电压r_sd1至r_sd6读取的数据来确定估计读取电平，以便获取更准确的可靠性值。
114.例如，处理器120可以将软读取电压的读取电平确定为参考读取电平。处理器120可以基于通过施加软读取电压r_sd1至r_sd6而读取的数据，计算与通过参考读取电平划分的阈值电压区段中的每一个相对应的区段单元数量。阈值电压区段中的每一个可以被称为二进制标签区段。图7中的虚线702指示具有阈值电压分布a(pa)的存储器单元和具有阈值电压分布b(pb)的存储器单元彼此重叠的区段中的存储器单元的总数量。
115.处理器120可以将包括最小区段单元数量的阈值电压区段中包括的读取电平确定为估计读取电平。例如，基于阈值电压电平和阈值电压分布的标准差，处理器120可以根据阈值电压电平确定存储器单元的总数量的函数。图7中的虚线702指示具有阈值电压分布a(pa)的存储器单元和具有阈值电压分布b(pb)的存储器单元彼此重叠的区段中的存储器单元的总数量。
116.处理器120可以将阈值电压区段中与估计函数的最小值相对应的阈值电压电平确定为估计读取电平。通过示例的方式，图7示出了具有估计读取电压的硬读取电压r_hd'。
117.当使用最小二进制法确定所有相邻阈值电压分布的估计读取电平时，处理器120可以确定所有读取电压r1至r7的估计读取电平。
118.参照图7，估计读取电平可能比参考读取电平更接近最佳读取电平。因此，通过施
加具有估计读取电平的读取电压而读取的数据可以包括比通过施加具有参考读取电平的读取电压而读取的数据更少数量的错误位。
119.当在阈值电压分布对应于高斯分布的情况下使用平均电平法和最小二进制法时，处理器120可以确定接近最佳读取电平的估计读取电平。然而，阈值电压不一定形成高斯分布。由于各种原因，阈值电压可能形成不对称分布。
120.图8a和图8b是示出阈值电压分布不对称的情况的图表。具体地，图8a和8b示出了阈值电压分布a(pa)和b(pb)为负偏斜的情况。
121.图8a示出了通过平均电平法确定不对称阈值电压分布的估计读取电平的情况。
122.处理器120可以使用平均电平法确定各自的阈值电压分布a(pa)和b(pb)的平均阈值电压m_a和m_b。
123.处理器120可以将平均阈值电压m_a和m_b的中间读取电平确定为估计读取电平r_ml。然而，因为阈值电压分布不具有高斯分布而是负偏斜，所以最佳读取电平r_opt可以大于估计读取电平r_ml。当使用估计读取电平r_ml执行读取操作时，可能出现比使用最佳读取电平r_opt执行读取操作时更大数量的错误位。
124.将参照图8b描述通过最小二进制法来确定不对称阈值电压分布的估计读取电平的情况。
125.图8b中的虚线802指示具有阈值电压分布a(pa)的存储器单元和具有阈值电压分布b(pb)的存储器单元彼此重叠的区段中的存储器单元的总数量。
126.如参照图7所述，处理器120可以将包括最小区段单元数量的阈值电压区段的中间电平确定为估计读取电平。然而，因为阈值电压分布不具有高斯分布而是负偏斜，所以最佳读取电平r_opt可以大于估计读取电平r_min。当使用估计读取电平r_min执行读取操作时，可能出现比使用最佳读取电平r_opt执行读取操作时更大数量的错误位。
127.为了提高从半导体存储器装置200读取的数据的可靠性，处理器120需要通过反映实际阈值电压分布信息来确定读取电平。通过反映实际阈值电压分布信息确定的读取电平可具有接近最佳读取电平r_opt的值。
128.存储器单元的实际阈值电压分布的偏斜度可能与存储器单元特性相关，存储器单元特性根据半导体存储器装置200之间的工艺差异来确定。也就是说，通过相同工艺制造的半导体存储器装置200的阈值电压分布可能具有相似的偏斜度。偏斜度还可能与编程/擦除(p/e)周期和编程数据的保留状态相关。根据数据编程的时间，可以通过电荷损耗的程度来确定编程数据的保留状态。
129.图9a和图9b是示出根据存储器单元特性和p/e周期的阈值电压分布的偏斜度的图表。
130.在图9a和图9b中，图表示出了使用通过相同工艺制造的作为样本的多个半导体存储器装置200以实验方式得到的偏斜度。各图表的横轴指示偏斜度，并且各图表的纵轴指示样本的数量。图表示出了被编程为分别具有阈值电压分布p1至p8的存储器单元的偏斜度分布。不同阈值电压分布的偏斜度分布被示出为不同类型的线。例如，图表中的“p1”表示被编程为具有第一阈值电压分布p1的存储器单元的偏斜度分布。
131.偏斜度可以通过下面的等式1得到。
132.[等式1]
[0133][0134]
随机变量x可以是被编程为在样本的每一个中具有各自的阈值电压分布p1至p8的存储器单元的阈值电压。随着偏斜度沿负方向增加，相应的阈值电压分布可能负偏斜。另一方面，随着偏斜度沿正方向增加，相应的阈值电压分布可能正偏斜。
[0135]
图9a示出了当p/e周期为1000(即，1k)时阈值电压分布的偏斜度。每个阈值电压分布的偏斜度通常可以形成高斯分布。也就是说，在通过相同工艺制造的多个半导体存储器装置200之中，阈值电压分布的平均值具有偏斜度的样本的数量是最大的。此外，随着阈值电压分布中的每一个的偏斜度偏离平均值，具有相应偏斜度的样本的数量可能减少。
[0136]
图9b示出了当p/e周期为10000(即，10k)时阈值电压分布的偏斜度。如图9a的图表所示，每个阈值电压分布的偏斜度通常可以形成高斯分布。当p/e周期为1000时，每个阈值电压分布的偏斜度可能与p/e周期为10000时不同。例如，当p/e周期为1000时，第六阈值电压分布p6可以具有0.05的正偏斜度。然而，当p/e周期为10000时，第六阈值电压分布p6可能变得几乎对称。
[0137]
只要处理器120可以通过反映参照图9a和图9b描述的偏斜度信息来确定读取电平组，读取电平组就可以具有接近最佳读取电平组的值。当处理器120在半导体存储器装置200的读取操作期间可以使用具有接近最佳读取电平组的值的读取电平组时，可以最小化从半导体存储器装置200读取的数据中的错误位的数量。
[0138]
根据本发明的第一实施例，处理器120可以基于通过将参考读取电平组施加到存储器单元从存储器单元读取的数据，使用诸如平均电平法和最小二进制法的读取电平估计方法生成估计读取电平组。处理器120可以通过将基于阈值电压分布的偏斜度信息确定的偏移电平施加到估计读取电平组来生成补偿读取电平组。处理器120可以使用补偿读取电平组控制半导体存储器装置200的读取操作，从而获取其错误位被最小化的数据。将参照图10至图15b详细描述第一实施例。
[0139]
图10是示出根据本发明第一实施例的处理器120的示图。图10的处理器120对应于参照图4a描述的处理器。
[0140]
参照图10，处理器120可以包括读取电平估计器1010和读取电平补偿器1030。根据实施方案，读取电平估计器1010和读取电平补偿器1030可以以软件实施，并且加载到存储器110并在处理器120中被驱动。根据另一实施方案，读取电平估计器1010和读取电平补偿器1030可以以硬件实施，并且包括在处理器120中。
[0141]
读取电平估计器1010可以接收通过使用参考读取电平组而读取的数据，生成估计读取电平组r[1:7]，并输出所生成的估计读取电平组r[1:7]。参照图6和图7所述，读取电平估计器1010可以基于高斯建模使用读取电平估计方法生成估计读取电平组r[1:7]。
[0142]
读取电平补偿器1030可以接收估计读取电平组r[1:7]和偏移电平信息，生成补偿读取电平组r'[1:7]，并输出所生成的补偿读取电平组r'[1:7]。
[0143]
偏移电平信息可以包括查表，该查表指示偏移电平和与存储器单元相关联的
元数据的值之间的关系。与阈值电压分布的偏斜度相关联的元数据可以包括p/e周期和编程数据的保留状态。可以基于最佳读取电平与估计读取电平之间的差来确定偏移电平。查表可以根据存储器单元分布的偏斜度预先确定，并存储在存储器110中。
[0144]
将参照图11和图12详细描述根据本实施例的偏移电平和查表的示例。
[0145]
图11是示出根据读取电压r1至r7和p/e周期的偏移电平的示例的图表。
[0146]
图表的横轴指示读取电压(或读取偏压read biases)r1至r7。在图表的横轴上，标记读取电压的标识符(read bias#)。图表的纵轴指示偏移电平(或偏移寄存器值)的模式值mode(opt.-ml)，该模式值通过从样本最佳读取电平中减去样本估计读取电平来获得。偏移电平的模式值可以利用被设置成样本的多个半导体存储器装置200以实验方式得到。例如，样本估计读取电平可以是基于高斯建模通过平均电平法来估计的样本存储器装置的读取电平。样本最佳读取电平是半导体存储器装置200中可用的读取电平之中的、在读取操作期间出现错误数量最少的样本存储器装置的读取电平。可以以实验方式确定样本最佳读取电平。
[0147]
样本最佳读取电平、样本估计读取电平和偏移电平可以表示为与读取电平相对应的寄存器值。例如，当处理器120可以使用8位寄存器调节第一读取电压r1的读取电平时，可以将读取电平确定为256个寄存器值中的一个。随着寄存器值增加，读取电平也可以增加。例如，寄存器值可能与读取电平具有线性关系。然而，本公开不限于寄存器值与读取电平之间必须具有线性关系的情况。
[0148]
下文中，与样本最佳读取电平、样本估计读取电平和偏移电平相对应的寄存器值可以分别被称为样本最佳寄存器值、样本估计寄存器值和偏移寄存器值。可以将偏移寄存器值确定为通过从样本最佳寄存器值中减去样本估计寄存器值而获得的值。
[0149]
图表的纵轴指示与偏移电平的模式值相对应的偏移寄存器值。根据不同的p/e周期(例如，c1000、c3000、c10000、c20000、c30000)的读取电压r1至r7的偏移寄存器值被示为不同类型的线。处理器120可以通过将以实验方式确定的偏移寄存器值应用于估计寄存器值来确定补偿寄存器值。补偿寄存器值可以是与补偿读取电平相对应的寄存器值。例如，当p/e周期为1000时，第一至第七读取电压r1至r7的偏移寄存器值可以分别为
“‑
4”、“2”、“1”、“1”、“1”、“0”和
“‑
2”。处理器120可以基于参考读取电平组生成估计读取电平组。参考读取电平组和估计读取电平组可以分别包括多个参考寄存器值和多个估计寄存器值。处理器120可以将偏移寄存器值
“‑
4”、“2”、“1”、“1”、“1”添加到与第一至第五读取电压r1至r5相对应的估计寄存器值，并将
“‑
2”添加到与第七读取电压r7相对应的估计寄存器值，从而生成包括多个补偿寄存器值的补偿读取电平组。
[0150]
图12示出了根据本发明第一实施例的存储器110中存储的查表1210。
[0151]
参照图12，查表1210可以包括根据p/e周期的读取电压(rv)的偏移电平ol_11至ol_37。在图12的示例中，只有一些读取电压r1、r2和r7的偏移电平可以包括在查表1210中，其它读取电压r3至r6的偏移电平可以省略。
[0152]
根据半导体存储器装置200的存储器单元特性，不管p/e周期如何，一些阈值电压分布可以具有接近高斯分布的形状。当一些阈值电压分布具有接近高斯分布的形状时，即使在不将偏移电平施加到一些读取电压的情况下将估计读取电平用作补偿读取电平，也可以精确地划分阈值电压分布。
[0153]
因此，偏移电平，例如，不管p/e周期如何，偏移寄存器值小于或等于预定幅度的读取电压的偏移电平，可以从查表1210省略。在图11的示例中，不管p/e周期如何，第三至第六读取电压r3至r6的偏移寄存器值可以被确定为值“1”或更小。在图12所示的查表1210中，可以省略第三至第六读取电压r3至r6的偏移电平。
[0154]
处理器120可以省略通过参考查表1210将偏移电平施加到其偏移电平省略的读取电压的操作，并使用估计读取电平作为补偿读取电平。当查表1210中的偏移电平未被存储为“0”而是从查表1210中省略时，可以节省用于存储存储器110中的查表1210的空间，并且可以省略用于施加偏移电平的操作。
[0155]
通过示例的方式，图12示出了包括根据p/e周期的读取电压的偏移电平的查表1210。然而，本实施例的查表不限于此。例如，存储器110可以进一步根据编程数据的保留状态存储包括每个读取电压的偏移电平的查表。处理器120可以选择性地使用与p/e周期相关联的查表以及与保留状态相关联的查表。
[0156]
根据读取电平估计方法，估计读取电平和最佳读取电平可能彼此不同。存储器110可以在其中存储查表，查表包括用于读取电平估计方法的不同偏移电平。例如，存储器110可以存储与平均电平法相关联的查表以及与最小二进制法相关联的查表。
[0157]
图13是示出根据本发明第一实施例的操作的流程图。
[0158]
参照图13，在操作s1302中，处理器120可以基于参考读取电平和通过使用参考读取电平读取的数据来估计读取电平。已经参照图6和7描述了通过对读取电平进行估计来生成估计读取电平的方法的示例。
[0159]
在操作s1304中，处理器120可以使用偏移电平信息来补偿估计读取电平。例如，处理器120可以通过将偏移电平信息中包括的偏移电平应用于估计读取电平来生成补偿读取电平。
[0160]
在操作s1306中，处理器120可以控制半导体存储器装置200使用补偿读取电平执行读取操作。
[0161]
处理器120可以通过参照图5至图13描述的各种方法来执行读取操作，以便从半导体存储器装置200读取数据。处理器120可以以预定顺序使用各种方法执行读取操作，直到ecc解码器133对从半导体存储器装置200读取的数据成功执行错误校正解码。
[0162]
下文中，将以处理器120顺序地执行历史读取操作、rrt读取操作、采用平均电平法的读取操作和采用最小二进制法的读取操作的情况作为示例进行描述。
[0163]
图14是示出根据本发明第一实施例的操作的流程图。
[0164]
参照图14，在操作s1402中，处理器120可以检测到历史读取操作和rrt读取操作均失败。
[0165]
例如，ecc解码器133对通过使用历史读取电平组读取的数据进行的错误校正解码以及对通过使用rrt中包括的读取电平组读取的数据进行的错误校正解码可能失败。为了从半导体存储器装置200获取可错误校正的数据，处理器120可以将在rrt读取操作期间读取的数据存储在存储器110中，并且执行操作s1404、s1406、s1408和s1410。
[0166]
在操作s1404中，处理器120可以使用平均电平法(或平均值电平法)生成第一估计读取电平组。
[0167]
例如，处理器120可以将在rrt读取操作中使用的读取电平组确定为第一参考读取
电平组。处理器120可以使用第一参考读取电平组和在rrt读取操作期间读取的数据，通过参照图6描述的方法来生成第一估计读取电平组。
[0168]
在操作s1406中，处理器120可以使用第一偏移电平信息生成第一补偿读取电平组。
[0169]
例如，处理器120可以使用第一查表作为第一偏移电平信息，第一查表指示p/e周期和存储在存储器110中且与平均电平法相关联的查表之中的偏移电平之间的关系。处理器120可以从存储器110获取待读取的存储器单元的p/e周期信息，并通过参考第一查表确定读取电压r1至r7中的至少一些电压的第一偏移电平。通过参考第一查表，处理器120可以通过将第一偏移电平应用于第一估计读取电平组中的至少一些来生成第一补偿读取电平组。
[0170]
在操作s1408中，处理器120可以控制半导体存储器装置200使用第一补偿读取电平组来执行硬读取操作。
[0171]
在操作s1410中，ecc解码器133可以对从半导体存储器装置200读取的数据执行硬判决解码，并确定硬判决解码是否通过。
[0172]
当确定硬判决解码通过时(操作s1410中的“是”)，在操作s1412中，处理器120可以成功结束读取操作。在一些情况下，处理器120可以将错误校正后的数据输出到外部或在处理器120中使用错误校正后的数据。
[0173]
当确定硬判决解码失败时(操作s1410中的“否”)，在操作s1414中，处理器120可以控制半导体存储器装置200使用附加读取电平组执行附加读取操作。处理器120可以将具有与第一补偿读取电平组预定间隔的读取电平确定为附加读取电平组。例如，处理器120可以将与第一补偿读取电平组相关联的软读取电平组确定为附加读取电平组。
[0174]
处理器120可以将通过附加读取操作读取的数据存储在存储器110中，并且执行操作s1418、s1420、s1422、s1424和s1426。
[0175]
在操作s1418中，处理器120可以使用最小二进制法生成估计读取电平组。
[0176]
例如，处理器120可以将软读取电平组确定为第二参考读取电平组。处理器120可以使用第二参考读取电平组和通过软读取操作读取的数据，通过参照图7描述的方法来确定第二估计读取电平组。
[0177]
在操作s1420中，处理器120可以使用第二偏移电平信息生成第二补偿读取电平组。
[0178]
例如，处理器120可以使用第二查表作为第二偏移电平信息，第二查表指示p/e周期和存储在存储器110中并与最小二进制法相关联的查表之中的偏移电平之间的关系。处理器120可以从存储器110中获取待读取的存储器单元的p/e周期信息，并且通过参考第二查表将第二偏移电平应用于第二估计读取电平组中的至少一些来生成第二补偿读取电平组。
[0179]
在操作s1422中，处理器120可以控制半导体存储器装置200使用第二补偿读取电平组来执行读取操作。在实施方案中，读取操作可以是硬读取操作或软读取操作。
[0180]
在操作s1424中，ecc解码器133可以对从半导体存储器装置200读取的数据执行错误校正解码(即，ecc解码)，并确定ecc解码是否通过。在实施方案中，错误校正解码可以是硬判决解码或软判决解码。
[0181]
当确定错误校正解码通过时(操作s142中的“是”)，在操作s1412中，处理器120可以成功完成读取操作。
[0182]
当确定错误校正解码没有通过时(操作s1424中的“否”)，在操作s1426中，处理器120可以将读取操作确定为失败并结束操作。在一些情况下，处理器120可以向外部提供读取失败信号。
[0183]
图15a和图15b是示出通过使用根据本发明第一实施例确定的补偿读取电平组而获得的半导体存储器装置200的读取操作实验结果的图表。
[0184]
图表指示使用通过各种方法确定的读取电平组来执行读取操作时的错误位的数量。各图表的横轴指示每2kb的读取数据的错误位数量，而各图表的纵轴指示样本的数量。也就是说，图表指示半导体存储器装置200的样本中错误位的数量的分布。
[0185]
图表指示以下情况的错误位的数量：opt，通过最佳读取电平组来执行读取操作；ml，通过由平均电平法确定的估计读取电平组来执行读取操作；以及补偿平均值电平(cml)-subopt和cml-opt，通过根据本发明第一实施例确定的补偿读取电平组来执行读取操作。
[0186]
在实际使用半导体存储器装置200时，处理器120可能无法准确地获知存储器单元的阈值电压分布。因此，处理器120可能无法准确地获知最佳读取电平组。因此，通过最佳读取电平组来执行读取操作的情况对应于理想情况，仅作为在通过补偿读取电平组来执行读取操作的情况下的控制组。
[0187]
在通过补偿读取电平组来执行读取操作的情况下，cml-opt指示当将偏移电平施加到所有读取电压r1至r7时的实验结果，cml-subopt指示当将偏移电平施加到一些读取电压r2至r5并且没有偏移电平施加到其它读取电压r1、r6和r7时的实验结果。将根据不同读取电平组的实验结果标记为不同类型的线。
[0188]
图15a示出了通过使用p/e周期为1000(即，1k)的半导体存储器装置200作为样本而获得的实验结果。参照图15a，当通过最佳读取电平组来执行读取操作时，几乎不会出现40位或更多位的错误。另一方面，当通过估计读取电平组来执行读取操作时，甚至可能出现60位或更多位的错误。
[0189]
当根据本发明第一实施例通过补偿读取电平组来执行读取操作时，几乎不会出现50位或更多位的错误。出现多个错误位的情况的数量越少，将发生通过ecc解码器133无法校正的错误的可能性就越低。因此，当通过补偿读取电平组来执行读取操作时，与通过估计读取电平组来执行读取操作时相比，可以进一步降低将发生不可校正错误的可能性。
[0190]
当半导体存储器装置200的存储器单元特性改变时，阈值电压分布的偏斜度可能改变。根据半导体存储器装置200的存储器单元特性，处理器120可以使用偏移电平彼此不同的查表。虽然处理器120控制具有特定存储器单元特性的半导体存储器装置200，但是处理器120可以通过相同的方法来生成估计读取电平组，并使用根据相应的存储器单元特性预先确定的查表来生成补偿读取电平组。
[0191]
图15b示出了通过使用各具有10000(即，10k)的p/e周期的半导体存储器装置200作为样本而获得的实验结果。当在p/e周期为10000的情况下通过补偿读取电平组来执行读取操作时，与通过估计读取电平组来执行读取操作时相比，可以进一步降低将发生不可校正错误的可能性，如p/e周期为1000的情况。
[0192]
当将发生不可校正错误的可能性降低时，读取操作将成功完成的可能性可能会增加。因此，可以提高半导体存储器装置200的可靠性。当对读取数据成功执行错误校正解码时，可以在不施加用于读取数据的附加读取电压的情况下结束读取操作。因此，还可以提高读取操作的性能。
[0193]
根据本发明的第二实施例，处理器120可以基于通过施加具有参考读取电平组的读取电压从存储器单元读取的数据，使用读取电平估计方法生成参数值。处理器120可以通过将参数偏移应用于参数值来生成补偿参数值，参数偏移基于阈值电压分布的偏斜度信息来确定。处理器120可以使用补偿参数值，通过根据读取电平估计方法执行读取电平估计来生成补偿读取电平。在实施方案中，处理器120可以通过将基于阈值电压分布的偏斜度信息确定的参数乘子应用于参数值来生成补偿参数值，或者通过应用参数乘子和参数偏移两者来生成补偿参数值。处理器120可以使用补偿读取电平控制半导体存储器装置200的读取操作，从而获取其错误位被最小化的数据。将参照图16和图17详细描述第二实施例。
[0194]
图16是示出根据本发明第二实施例的处理器120的示图。图16的处理器120对应于参照图4a描述的处理器。
[0195]
参照图16，处理器120可以包括读取电平估计器1610。
[0196]
读取电平估计器1610可以使用读取电平估计方法，诸如已经参照图6和图7描述的平均电平法或最小二进制法，来估计读取电平组。读取电平估计器1610可以包括参数估计器1612、参数补偿器1614和读取电平确定器1616。
[0197]
参数估计器1612可以接收通过使用参考读取电平组读取的数据，并且使用读取电平估计方法生成用于确定估计读取电平的估计参数值。
[0198]
例如，当ecc解码器133对通过历史读取操作或rrt读取操作而读取的数据进行的错误校正解码失败时，参数估计器1612可以将已经用于执行读取操作的读取电平组确定为参考读取电平组。当读取电平估计器1610使用平均电平法确定读取电平时，参数估计器1612可以接收ecc解码器133在错误校正解码中失败的数据，并且将阈值电压分布的平均阈值电压和阈值电压分布的标准差确定为估计参数值。
[0199]
参数补偿器1614可以接收估计参数值和参数偏移信息，并且生成补偿参数值。
[0200]
参数偏移信息可以包括查表，该查表指示参数偏移与元数据的值之间的关系。元数据可以包括p/e周期、编程数据的保留状态等。可以基于样本估计参数值和样本最佳参数值之间的差来确定参数偏移。样本最佳参数值可以在半导体存储器装置200被设置成样本的情况下以实验方式确定。例如，当参数值包括平均阈值电压电平和标准差时，样本最佳参数值可以根据元数据的值被确定为平均阈值电压电平和标准差，元数据的值是根据半导体存储器装置200的存储器单元特性以实验方式得到的。查表可以根据存储器单元分布的偏斜度预先确定，并存储在存储器110中。将参照图17详细描述根据本实施例的查表的示例。
[0201]
读取电平确定器1616可以使用基于估计参数值和参数偏移信息确定的补偿参数值来执行读取电平估计，从而生成反映存储器单元的偏斜度的补偿读取电平。
[0202]
图17示出了根据本发明第二实施例的存储器110中存储的第一查表1710和第二查表1730。
[0203]
参照图17，第一查表1710可以包括根据p/e周期的平均阈值电压的偏移mo_11至
mo_37(mean)。
[0204]
当在阈值电压分布不对称的情况下通过基于高斯建模的阈值电压估计方法确定阈值电压分布的估计阈值电压时，所确定的电压可能根据半导体存储器装置200的存储器单元特性而不同于实际平均阈值电压。
[0205]
根据本发明的第二实施例，可以根据p/e周期和半导体存储器装置200的存储器单元特性预先确定平均阈值电压的偏移。平均阈值电压的偏移可以补偿根据存储器单元特性以实验方式确定的实际平均阈值电压与估计平均阈值电压之间的差。
[0206]
第二查表1730可以包括根据p/e周期的标准差的乘子sm_11至sm_37(sigma)。
[0207]
实际阈值电压分布的标准差可能与预先确定为常数的标准差不同。
[0208]
根据本发明的第二实施例，标准差的乘子可以补偿预先确定的标准差与根据存储器单元特性以实验方式确定的实际标准差之间的差。
[0209]
如参照图12描述的查表1210，第一查表1710和第二查表1730可以不包括一些阈值电压分布的平均阈值电压的偏移及其标准差的乘子。例如，当在不管p/e周期如何的情况下存在平均阈值电压具有接近于“0”的偏移的阈值电压分布时，可以从第一查表1710中省略相应的阈值电压分布的偏移。此外，当在不管p/e周期如何的情况下存在标准差接近预先确定的标准差的阈值电压分布时，可以从第二查表1730中省略相应的阈值电压分布的乘子。
[0210]
通过示例的方式，图17示出了第一查表1710和第二查表1730，第一查表1710指示根据p/e周期的平均阈值电压的偏移，第二查表1730指示标准差的乘子。然而，本实施例的查表不限于此。例如，存储器110可以进一步根据编程数据的保留状态存储查表，查表指示平均阈值电压的偏移和标准差的乘子。处理器120可以选择性地使用与p/e周期相关联的查表以及与保留状态相关联的查表。
[0211]
根据读取电平估计方法，参数的偏移值或乘子值可能不同，或者参数的类型可能不同。例如，即使使用最小二进制法，如使用高斯建模方法，也可以使用平均阈值电压和阈值电压分布的标准差来生成估计读取电平。然而，在使用高斯建模方法时与使用最小二进制法时之间，可以不同地确定用于生成补偿读取电平的参数偏移或参数乘子。存储器110可以在其中存储不同的查表，该查表包括用于多个读取电平估计方法的参数的偏移。
[0212]
根据本发明的第二实施例，处理器120可以将根据半导体存储器装置200的存储器单元特性的阈值电压分布的偏斜度信息反映到补偿参数值中。处理器120可以基于补偿参数值确定接近最佳读取电平组的补偿读取电平组。因此，当通过补偿读取电平组来执行读取操作时，与通过估计读取电平组来执行读取操作时相比，可以进一步降低将发生不可校正错误的可能性。当将发生不可校正错误的可能性降低时，半导体存储器装置200的可靠性可以提高，并且读取操作的性能也可以提高。
[0213]
虽然已经出于说明性目的描述了各个实施例，但是对于本领域技术人员将显而易见的是，在不脱离如所附权利要求书所限定的本发明的精神和范围的情况下，可以进行各种改变和修改。
技术特征：
1.一种控制器，所述控制器控制包括存储器单元的存储器装置，所述控制器包括：存储器，存储偏移电平信息，所述偏移电平信息基于根据所述存储器单元的特性和所述存储器单元的高斯建模的样本读取电平来确定；以及处理器，基于所述高斯建模和从所述存储器单元读取的数据生成估计读取电平，并且施加补偿读取电压来控制所述存储器装置执行所述存储器单元的读取操作，其中所述补偿读取电压通过将所述偏移电平信息应用于所述估计读取电平来生成。2.根据权利要求1所述的控制器，其中所述样本读取电平是所述存储器装置能够施加到所述存储器单元的多个读取电平之中的、具有相同的存储器单元特性的样本存储器装置中的读取数据中的错误位的数量被最小化的读取电平。3.根据权利要求1所述的控制器，其中所述处理器通过平均电平法来生成所述估计读取电平，所述平均电平法包括：基于读取数据，计算与阈值电压区段相对应的区段单元数量；基于所述区段单元数量和设定标准差，确定各个阈值电压分布的平均阈值电压电平；并且将相邻平均阈值电压电平之间的中间值确定为所述估计读取电平。4.根据权利要求3所述的控制器，其中所述处理器通过最小二进制法来更新所述估计读取电平，所述最小二进制法包括：基于所述平均阈值电压电平和所述设定标准差，根据具有新区段单元数量之中的最小区段单元数量的阈值电压区段中的阈值电压电平，确定存储器单元的数量的函数，所述新区段单元数量对应于由附加读取电平划分的阈值电压区段，所述附加读取电平与所述补偿读取电压的读取电平具有设定间隔；并且将与所确定的函数的最小值相对应的阈值电压电平确定为新估计读取电平。5.根据权利要求4所述的控制器，其中所述偏移电平信息包括与所述平均电平法相关联的偏移电平以及与所述最小二进制法相关联的偏移电平。6.根据权利要求1所述的控制器，其中所述处理器通过以下方式来生成所述估计读取电平：基于所述平均阈值电压电平和设定标准差，根据具有区段单元数量之中的最小区段单元数量的阈值电压区段中的阈值电压电平，确定存储器单元的数量的函数，所述区段单元数量对应于由附加读取电平划分的阈值电压区段，所述附加读取电平与硬读取电压具有设定间隔；并且将与所确定的函数的最小值相对应的阈值电压电平确定为所述估计读取电平。7.根据权利要求1所述的控制器，其中所述偏移电平信息包括查表，所述查表指示与所述存储器单元相关联的元数据的值和与读取电压相对应的偏移电平之间的关系。8.根据权利要求7所述的控制器，其中所述元数据包括所述存储器单元的编程/擦除周期即p/e周期或在所述存储器单元中编程的数据的保留状态。9.根据权利要求7所述的控制器，其中所述偏移电平信息包括用于读取所述存储器单元的多个读取电压之中的一个或多个读取电压的偏移电平，其中所述多个读取电压中的每一个的一个或多个偏移电平超过设定幅度。10.根据权利要求1所述的控制器，其中所述处理器通过控制所述存储器装置以通过使用历史读取电平或读取重试表即rrt中包括的读取电平对所述存储器单元执行读取操作，来获得从所述存储器单元读取的数据，并且当检测到对读取数据的错误校正解码失败时生成所述估计读取电平。11.根据权利要求1所述的控制器，进一步包括错误校正码解码器即ecc解码器，所述
ecc解码器使用补偿读取电平对从所述存储器单元读取的数据执行错误校正解码。12.一种控制器，所述控制器控制包括存储器单元的存储器装置，所述控制器包括：存储器，存储参数偏移信息，所述参数偏移信息基于根据所述存储器单元的特性和所述存储器单元的高斯建模的样本参数值来确定；以及处理器，基于从所述存储器单元读取的数据和所述高斯建模生成估计参数值，通过将参数偏移信息应用于所述估计参数值来生成补偿参数值，并且控制所述存储器装置使用通过基于所述补偿参数值估计读取电平而生成的补偿读取电平来执行读取操作。13.根据权利要求12所述的控制器，其中所述参数偏移信息基于所述样本参数值和样本估计参数值预先确定，所述样本参数值和所述样本估计参数值根据所述存储器装置的存储器单元特性以实验方式确定。14.根据权利要求12所述的控制器，其中所述处理器通过使用平均电平法来生成所述补偿读取电平，所述平均电平法包括：基于读取数据，计算与阈值电压区段相对应的区段单元数量；通过基于所述区段单元数量和标准差确定各个阈值电压分布的估计平均阈值电压电平来生成所述估计参数值；通过将所述参数偏移信息应用于所述估计平均阈值电压电平来生成补偿平均阈值电压电平；并且将相邻补偿平均阈值电压电平之间的中间值确定为所述补偿读取电平。15.根据权利要求14所述的控制器，其中所述存储器进一步存储参数的乘子信息，所述参数的乘子信息基于所述样本参数值来确定，并且其中所述处理器进一步执行通过将所述参数的乘子信息应用于设定标准差来生成补偿标准差的操作，以确定所述估计平均阈值电压电平。16.根据权利要求15所述的控制器，其中所述处理器通过最小二进制法来更新所述补偿读取电平，所述最小二进制法包括：基于所述补偿平均阈值电压电平和所述补偿标准差，根据具有新区段单元数量之中的最小区段单元数量的阈值电压区段中的阈值电压电平，确定存储器单元的数量的函数，所述新区段单元数量对应于由附加读取电平划分的阈值电压区段，所述附加读取电平与所述补偿读取电平具有设定间隔；并且将与所确定的函数的最小值相对应的阈值电压电平确定为新补偿读取电平。17.根据权利要求16所述的控制器，其中所述偏移电平信息包括与所述平均电平法相关联的偏移电平以及与所述最小二进制法相关联的偏移电平。18.根据权利要求12所述的控制器，其中所述参数偏移信息包括查表，所述查表指示与所述存储器单元相关联的元数据的值和与读取电压相对应的参数偏移之间的关系。19.根据权利要求18所述的控制器，其中所述元数据包括所述存储器单元的编程/擦除周期即p/e周期或在所述存储器单元中编程的数据的保留状态。20.一种存储器系统，包括：存储器装置，包括多个存储器单元；以及控制器，联接到所述存储器装置，并且包括处理器，所述处理器被配置成：使用高斯建模，基于从所述存储器单元读取的数据，生成估计读取电平；基于所述估计读取电平和偏移电平生成补偿读取电平，所述偏移电平基于根据所述存储器单元的特性的最佳读取电平与根据所述高斯建模的读取电平之间的差来确定；并且控制所述存储器装置使用所述补偿读取电平对所述存储器单元执行读取操作。
技术总结
本申请提供了一种控制器，用于控制包括存储器单元的存储器装置，该控制器包括：存储器，适用于存储偏移电平信息，该偏移电平信息基于根据存储器单元的特性和存储器单元的高斯建模的样本读取电平来确定；以及处理器，适用于基于高斯建模和从存储器单元读取的数据生成估计读取电平，并且施加补偿读取电压来控制存储器装置以执行存储器单元的读取操作，其中补偿读取电压通过将偏移电平信息应用于估计读取电平来生成。取电平来生成。取电平来生成。
