低压差线性稳压器过冲抑制电路及其驱动方法
1.本发明属于模拟集成电路技术领域，具体涉及一种低压差线性稳压器过冲抑制电路及其驱动方法。
背景技术：
2.在现代集成电路中，低压差线性稳压器广泛应用在超大规模集成电路的电源管理模块中；作为电子产品中电源的基本组成单元，低压差线性稳压器以工作电压低、输出噪声低、体积小，被广泛地应用到便携式电子产品中。随着电子产品的快速发展，低压差线性稳压器以其更低的功耗，更好的瞬态响应，更高的集成度备受关注。
3.相关技术中，现有的低压差线性稳压器在动态操作过程中，即负载变化过程中，由于低压差线性稳压器的输出端的电容较小，当负载发生切换时由于功率管的栅电容较大，功率管的栅电压调节时间会比较长，使得低压差线性稳压器的输出端出现过冲电压，尤其对于低功耗无片外电容低压差线性稳压器环路带宽与充放电电流过小，大信号与小信号的响应性能较差，低压差线性稳压器输出电压需长时间才能恢复稳定，长时间的过冲电压将会损坏后方接收电压的电路系统。
4.因此，亟需改善低压差线性稳压器在动态操作过程中出现的过冲电压，保护低压差线性稳压器的电路系统。
技术实现要素：
5.为了解决现有技术中存在的上述问题，本发明提供了一种低压差线性稳压器过冲抑制电路及其驱动方法。本发明要解决的技术问题通过以下技术方案实现：
6.第一方面，本技术提供一种低压差线性稳压器过冲抑制电路，包括：
7.过冲检测电容，与低压差线性稳压器的输出端电连接，用于检测低压差线性稳压器的输出端的过冲电压；
8.过冲电压处理电路，与过冲检测电容电连接，用于将过冲电压转化成对应的使能信号；
9.过冲反馈调节电路，与过冲处理电路电连接；过冲反馈调节电路包括第一信号端和输出端，过冲反馈调节电路的第一信号端与低压差线性稳压器的功率管的栅极电连接；过冲反馈调节电路响应所述使能信号，用于调节低压差线性稳压器的功率管的栅极电压，以及用于稳定过冲反馈调节电路的输出端的电压。
10.第二方面，本技术还提供一种低压差线性稳压器过冲抑制电路的驱动方法，该驱动方法用于驱动本技术上述实施例提供的过冲抑制电路，低压差线性稳压器包括：
11.过冲检测电容，与低压差线性稳压器的输出端电连接，用于检测低压差线性稳压器的输出端的过冲电压；
12.过冲电压处理电路，与过冲检测电容电连接，用于将过冲电压转化成对应的使能信号；
13.过冲反馈调节电路，与过冲处理电路电连接；过冲反馈调节电路包括第一信号端和输出端，过冲反馈调节电路的第一信号端与低压差线性稳压器的功率管的栅极电连接；过冲反馈调节电路响应使能信号，用于调节低压差线性稳压器的功率管的栅极电压，以及用于稳定过冲反馈调节电路的输出端的电压；
14.该驱动方法包括：
15.低压差线性稳压器的负载电流减小，过冲抑制电路工作，低压差线性稳压器的输出端的输出电压增大，过冲检测电容检测到低压差线性稳压器的输出端的输出电压的变化，通过过冲电压处理电路的处理，降低过冲反馈调节电路的输出端的电压；同时，拉高低压差线性稳压器的功率管的栅极电压，使低压差线性稳压器的功率管截止；
16.低压差线性稳压器的负载电流不变或增大，过冲抑制电路不工作。
17.本发明的有益效果：
18.本发明提供的一种低压差线性稳压器过冲抑制电路及其驱动方法，一方面，过冲反馈调节电路包括第一信号端，第一信号端与低压差线性稳压器的功率管的栅极电连接，通过实现第一信号端的电压处于拉高状态，使得低压差线性稳压器的功率管截止，即可减小功率管对负载的供电，克服过冲现象，使得低压差线性稳压器短时间内恢复稳态；另一方面，过冲反馈调节电路响应使能信号，使得过冲反馈调节电路的输出端的电压迅速降低，即稳定低压差线性稳压器的输出端的输出电压。
19.以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
20.图1是本发明实施例提供的过冲抑制电路的一种结构示意图；
21.图2是本发明实施例提供的现有技术中低压差线性稳压器的一种结构示意图；
22.图3是本发明实施例提供的现有技术中低压差线性稳压器的另一种结构示意图；
23.图4是本发明实施例提供的低压差线性稳压器与过冲抑制电路的一种结构示意图；
24.图5是本发明实施例提供的低压差线性稳压器的输出信号的时域响应的一种示意图；
25.图6是本发明实施例提供的低压差线性稳压器的输出信号的时域响应的另一种示意图；
26.图7是本发明实施例提供的低压差线性稳压器的输出信号的时域响应的另一种示意图；
27.图8是本发明实施例提供的低压差线性稳压器的输出信号的时域响应的另一种示意图；
28.图9是本发明实施例提供的低压差线性稳压器的输出信号的时域响应的另一种示意图。
具体实施方式
29.下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
30.请参见图1，图1是本发明实施例提供的过冲抑制电路的一种结构示意图，本技术所提供的一种低压差线性稳压器过冲抑制电路，包括：
31.过冲检测电容10，与低压差线性稳压器的输出端vout1电连接，用于检测低压差线性稳压器的输出端vout1的过冲电压；
32.过冲电压处理电路20，与过冲检测电容10电连接，用于将过冲电压转化成对应的使能信号；
33.过冲反馈调节电路30，与过冲处理电路电连接；过冲反馈调节电路30包括第一信号端vg和输出端vout2，过冲反馈调节电路30的第一信号端vg与低压差线性稳压器的功率管的栅极电连接；过冲反馈调节电路30响应使能信号，用于调节低压差线性稳压器的功率管的栅极电压，以及用于稳定过冲反馈调节电路的输出端vout2的电压。
34.具体而言，请继续参考图1所示，本实施例中提供的低压差线性稳压器过冲抑制电路，包括三部分，分别为过冲检测电容10、过冲电压处理电路20和过冲反馈调节电路30，其中，过冲检测电容10电连接于低压差线性稳压器的输出端vout1，用于检测低压差线性稳压器的输出端vout1的输出电压的变化，变化可以为瞬间拉高，也可以为瞬间拉低；过冲电压处理电路20与过冲检测电容10电连接，用于将过冲电压转化为对应的是能信号；过冲反馈调节电路30于过冲电压处理电路20电连接，用于响应使能信号，实现过冲抑制。
35.相关技术中，请参见图2所示，图2是本发明实施例提供的现有技术中低压差线性稳压器的一种结构示意图，现有技术中，在低压差线性稳压器的输出端添加一个电容值为uf级别的输出电容cout以提高稳定性和瞬态响应性能，但是外接输出电容使产品的体积受到限制，且不适合发展集成度更高的低压差线性稳压器。
36.请参见图3所示，图3是本发明实施例提供的现有技术中低压差线性稳压器的另一种结构示意图，现有的无片外电容翻转电压跟随器型低压差线性稳压器，由于其输出端没有大电容，在负载变化时，其输出电压相对于传统低压差线性稳压器受到的影响更大；虽然提出了瞬态增强电路来提高无片外电容低压差线性稳压器的瞬态响应，但其结构较为复杂，对系统稳定性易造成影响；芯片面积大，功耗比较大。
37.有鉴于此，本实施例中提供的低压差线性稳压器过冲抑制电路，通过两方面实现过冲抑制，具体为：
38.一方面，过冲反馈调节电路30包括第一信号端vg，第一信号端vg与低压差线性稳压器的功率管的栅极电连接，通过实现第一信号端vg的电压处于拉高状态，使得低压差线性稳压器的功率管截止，即可减小功率管对负载的供电，克服过冲现象，使得低压差线性稳压器短时间内恢复稳态；
39.另一方面，过冲反馈调节电路30响应使能信号，使得过冲反馈调节电路的输出端vout2的电压迅速降低，即稳定低压差线性稳压器的输出端vout1的输出电压。
40.需要说明的是，请参见图4，图4是本发明实施例提供的低压差线性稳压器与过冲抑制电路的一种结构示意图，其中，低压差线性稳压器(low dropout linear regulator，ldo)包括电流源i_bais2、电流源i_bais1、电压源vref、电压源vset、负载电流i_load、负载电容c_load、功率管mp、晶体管mc1和晶体管mc2；电流源i_bais2的正极与功率管mp的源极电连接至vdd信号端，电流源i_bais2的负极与功率管mp的栅极、晶体管mc2的漏极共同电连接至过冲抑制电路的第一信号端vg，晶体管mc2的栅极电连接至电压源vref的正极，晶体管
mc2的源极与晶体管mc1的漏极电连接至电流源i_bais1的正极，晶体管mc1的栅极电连接电压源vset的正极；电压源vset、电压源vref、电流源i_bais1的负极均电连接至gnd端；晶体管mc1的源极与功率管mp的漏极电连接至ldo的输出端vout1，同时输出端vout1与过冲抑制电路的电容c1的左极板相连；负载电容c_load和负载电流i_load并联在输出端vout1和gnd之间，可以理解的是，负载电流i_load发生变化，会引起低压差线性稳压器的输出端vout1的输出电压发生变化；可选地，功率管mp和晶体管mc1为p-mos晶体管，晶体管mc2为n-mos晶体管。
41.在本技术的一种可选的实施例中，过冲电压处理电路20包括：
42.第一节点n1、第二节点n2和第三节点n3，第一节点n1与过冲检测电容10电连接；
43.第一晶体管m1和第四晶体管m4，第一晶体管m1的漏极与第一节点n1电连接，第一晶体管m1的源极与vdd信号端电连接；第四晶体管m4的漏极与第二节点n2电连接，第四晶体管m4的源极与vdd信号端电连接；
44.第二晶体管m2、第三晶体管m3、第五晶体管m5和第六晶体管m6，第二晶体管m2的栅极和第五晶体管m5的栅极均与第一节点n1电连接，第二晶体管m2的漏极与第一节点n1电连接；第三晶体管m3和第六晶体管m6的栅极均与第二晶体管m2的源极电连接，第三晶体管m3的漏极与第二晶体管m2的源极电连接；第五晶体管m5的源极与第六晶体管m6的漏极电连接；第三晶体管m3的源极与gnd端电连接，第六晶体管m6的源极与gnd端电连接；需要说明的是，第二晶体管m2、第三晶体管m3、第五晶体管m5和第六晶体管m6共同形成共源共栅结构，第一节点n1的电压被拉高，会导致第二节点n2的电压被拉低；
45.第七晶体管m7和第八晶体管m8，第七晶体管m7和第八晶体管m8的栅极均与第二节点n2电连接，第七晶体管m7的源极与vdd信号端电连接，第七晶体管m7的漏极与第三节点n3电连接；第八晶体管m8的源极与gnd端电连接，第八晶体管m8的漏极与第三节点n3电连接；
46.第十二晶体管m12、第十三晶体管m13和第十四晶体管m14，第十二晶体管m12的源极与vdd信号端电连接，第十二晶体管m12的漏极与第十三晶体管m13的漏极电连接，第十三晶体管m13的栅极与第三节点n3电连接，第十三晶体管m13的源极与第十四晶体管m14的漏极电连接，第十四晶体管m14的源极与gnd端电连接。
47.通过以上过冲电压处理电路20的结构限定，能够良好的实现将过冲电压转化成对应的使能信号。
48.在本技术的一种可选的实施例中，过冲反馈调节电路30包括：
49.第九晶体管m9，第九晶体管m9的栅极与第二节点n2电连接，第九晶体管m9的源极与vdd信号端电连接；
50.第十晶体管m10和第十一晶体管m11，第十晶体管m10和第十一晶体管m11的栅极均与第九晶体管m9的漏极电连接，第十晶体管m10的漏极与第九晶体管m9的漏极电连接，第十晶体管m10的源极与gnd端电连接；第十一晶体管m11的漏极与过冲抑制电路的输出端vout2电连接，第十一晶体管m11的源极与gnd端电连接；需要说明的是，第十晶体管m10和第十一晶体管m11构成电流镜工作原理，第十晶体管m10与第九晶体管m9电连接，第九晶体管m9的漏极的电压变化会影响第十晶体管m10和第十一晶体管m11的栅极的电压变化；
51.第十五晶体管m15，第十五晶体管m15的源极与vdd信号端电连接，第十五晶体管m15的漏极与第一信号端vg电连接；
52.第二电容c2，第二电容c2的一个极板与vdd信号端电连接，第二电容c2的另一个极板与第十五晶体管m15的栅极电连接。
53.通过以上过冲反馈调节电路30的限定，能够良好实现稳定低压差线性稳压器的输出电压。
54.在本技术的一种可选的实施例中，还包括第一偏置电压端vref_p和第二偏置电压端vref_n；
55.第一偏置电压端vref_p分别与第一晶体管m1的栅极、第四晶体管m4的栅极和第十二晶体管m12的栅极电连接；
56.第二偏置电压端vref_n与第十四晶体管m14的栅极电连接。
57.具体而言，本实施例中设置有第一偏置电压端vref_p和第二偏置电压端vref_n，用于控制过冲抑制电路的支路静态电流在na级别，实现整个电路的低功耗。
58.在本技术的一种可选的实施例中，第四晶体管m4的宽长比大于第一晶体管m1的宽长比，第七晶体管m7的宽长比大于第八晶体管m8的宽长比。
59.具体而言，本实施例中通过设定第四晶体管m4的宽长比大于第一晶体管m1的宽长比，第七晶体管m7的宽长比大于第八晶体管m8的宽长比，且第七晶体管m7与第八晶体管m8构成反相器，在过冲抑制电路不工作时，第七晶体管m7和第八晶体管m8的栅极电压维持vdd信号端的电压，第七晶体管m7和第八晶体管m8的漏极电压保持在0v左右。
60.在本技术的一种可选的实施例中，过冲检测电容10和第二电容c2的电容值均小于1pf。
61.具体而言，本实施例中，过冲检测电容10和第二电容c2的电容值均小于1pf，能够节省抑制电路的占地面积。
62.在本技术的一种可选的实施例中，第一晶体管m1、第四晶体管m4、第七晶体管m7、第九晶体管m9、第十二晶体管m12和第十五晶体管m15为p-mos晶体管；
63.第二晶体管m2、第三晶体管m3、第五晶体管m5、第六晶体管m6、第八晶体管m8、第十晶体管m10、第十一晶体管m11、第十三晶体管m13和第十四晶体管m14为n-mos晶体管。
64.基于同一发明构思，本技术还提供一种低压差线性稳压器过冲抑制电路的驱动方法，用于驱动本技术上述实施例提供的低压差线性稳压器过冲抑制电路，其中，低压差线性稳压器过冲抑制电路参考上述实施例，在此不在赘述；该驱动电路包括：
65.低压差线性稳压器的负载电流减小，过冲抑制电路工作，低压差线性稳压器的输出端vout1的输出电压增大，过冲检测电容10检测到低压差线性稳压器的输出端vout1的输出电压的变化，通过过冲电压处理电路20的处理，降低过冲反馈调节电路的输出端vout2的电压；同时，拉高低压差线性稳压器的功率管的栅极电压，使低压差线性稳压器的功率管截止；
66.低压差线性稳压器的负载电流不变或增大，过冲抑制电路不工作。
67.具体而言，本实施例中提供的低压差线性稳压器过冲抑制电路的驱动方法，在低压差线性稳压器负载电流突变时，通过检测低压差线性稳压器输出电压的过冲，实现低压差线性稳压器的快速放电，减少输出电压恢复至稳定的时间；能够实现功耗低、响应速度快的抑制过冲过程，实现低压差线性稳压器瞬态响应性能。
68.在本技术的一种可选的实施例中，在过冲抑制电路工作的过程中，过冲电压处理
电路20中的第一节点n1的电压被拉高，第二晶体管m2、第三晶体管m3、第五晶体管m5和第六晶体管m6导通，第二节点n2的电压被拉低，第九晶体管m9导通，第九晶体管m9的漏极的电压被拉高，第十晶体管m10和第十一晶体管m11导通，与第十一晶体管m11的漏极电连接的过冲反馈调节电路30的输出端vout2的电压被拉低；同时，第七晶体管m7导通，第八晶体管m8截止，且第七晶体管m7和第八晶体管m8的漏极的电压拉高，第十三晶体管m13导通，第十三晶体管m13的漏极的电压拉低，第十五晶体管m15的栅极的电压拉低直至第十五晶体管m15导通，与第十五晶体管m15的漏极电连接的第一信号端vg的电压被拉高，压差线性稳压器的功率管截止。
69.在本技术的一种可选的实施例中，在过冲抑制电路不工作的过程中，第七晶体管m7和第八晶体管m8栅极电压处于拉高状态，第二节点n2的电压处于拉高状态，第九晶体管m9截止，第十晶体管m10和第十一晶体管m11截止；同时，第七晶体管m7和第八晶体管m8的漏极的电压处于拉低状态，第十三晶体管m13截止，四十五晶体管的栅极的电压处于拉高状态，第十五晶体管m15截止。
70.在本技术的一种可选的实施例中，请参见图5～图9所示，图5是本发明实施例提供的低压差线性稳压器的输出信号的时域响应的一种示意图，图6是本发明实施例提供的低压差线性稳压器的输出信号的时域响应的另一种示意图，图7是本发明实施例提供的低压差线性稳压器的输出信号的时域响应的另一种示意图，图8是本发明实施例提供的低压差线性稳压器的输出信号的时域响应的另一种示意图，图9是本发明实施例提供的低压差线性稳压器的输出信号的时域响应的另一种示意图；图5所示实施例中的低压差线性稳压器的工作温度为27℃、tt工艺角，以及1.8v供电条件下，负载电流下降时，低压差线性稳压器分别在有过冲抑制电路调控下和无过冲抑制电路调控下的输出信号时域响应；图6所示实施例中的低压差线性稳压器的工作温度为85℃、ss工艺角，以及1.5v供电条件下，负载电流下降时，低压差线性稳压器分别在有过冲抑制电路调控下和无过冲抑制电路调控下的输出信号时域响应；图7所示实施例中的低压差线性稳压器的工作温度为0℃、ff工艺角，以及1.5v供电条件下，负载电流下降时，低压差线性稳压器分别在有过冲抑制电路调控下和无过冲抑制电路调控下的输出信号时域响应；图8所示实施例中的低压差线性稳压器的工作温度为85℃、ff工艺角，以及1.5v供电条件下，负载电流下降时，低压差线性稳压器分别在有过冲抑制电路调控下和无过冲抑制电路调控下的输出信号时域响应；图9所示实施例中的低压差线性稳压器的工作温度为0℃、ss工艺角，以及2.0v供电条件下，负载电流下降时，低压差线性稳压器分别在有过冲抑制电路调控下和无过冲抑制电路调控下的输出信号时域响应；以上多个实施例中，分别设定不同工艺角(process)、不同温度(temperature)和电源电压(voltage)，负载电流从25ma经1ns下降至0ma时，ldo输出信号的时域响应；无过冲抑制电路的ldo输出电压恢复稳态1.2v(
±
5％)用时20us以上；过冲抑制电路作用于ldo后，在负载电流突然变小时，ldo输出电压到达稳态1.2v(
±
5％)用时仅500ns以内；由此可见，过冲抑制电路能减少ldo输出电压恢复至稳定的时间。
71.本发明提供的一种低压差线性稳压器过冲抑制电路及其驱动方法，一方面，过冲反馈调节电路30包括第一信号端vg，第一信号端vg与低压差线性稳压器的功率管的栅极电连接，通过实现第一信号端vg的电压处于拉高状态，使得低压差线性稳压器的功率管截止，即可减小功率管对负载的供电，克服过冲现象，使得低压差线性稳压器短时间内恢复稳态；
另一方面，过冲反馈调节电路30响应使能信号，使得过冲反馈调节电路30的输出端vout2的电压迅速降低，即稳定低压差线性稳压器的输出端vout1的输出电压。
72.以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
技术特征：
1.一种低压差线性稳压器过冲抑制电路，其特征在于，包括：过冲检测电容，与所述低压差线性稳压器的输出端电连接，用于检测所述低压差线性稳压器的输出端的过冲电压；过冲电压处理电路，与所述过冲检测电容电连接，用于将所述过冲电压转化成对应的使能信号；过冲反馈调节电路，与所述过冲处理电路电连接；所述过冲反馈调节电路包括第一信号端和输出端，所述过冲反馈调节电路的第一信号端与所述低压差线性稳压器的功率管的栅极电连接；所述过冲反馈调节电路响应所述使能信号，用于调节所述低压差线性稳压器的功率管的栅极电压，以及用于稳定所述过冲反馈调节电路的输出端的电压。2.根据权利要求1所述的低压差线性稳压器过冲抑制电路，其特征在于，所述过冲电压处理电路包括：第一节点、第二节点和第三节点，所述第一节点与所述过冲检测电容电连接；第一晶体管和第四晶体管，所述第一晶体管的漏极与所述第一节点电连接，所述第一晶体管的源极与信号端电连接；所述第四晶体管的漏极与所述第二节点电连接，所述第四晶体管的源极与信号端电连接；第二晶体管、第三晶体管、第五晶体管和第六晶体管，所述第二晶体管的栅极和所述第五晶体管的栅极均与所述第一节点电连接，所述第二晶体管的漏极与所述第一节点电连接；所述第三晶体管和所述第六晶体管的栅极均与所述第二晶体管的源极电连接，所述第三晶体管的漏极与所述第二晶体管的源极电连接；所述第五晶体管的源极与所述第六晶体管的漏极电连接；所述第三晶体管的源极与gnd端电连接，所述第六晶体管的源极与gnd端电连接；第七晶体管和第八晶体管，所述第七晶体管和所述第八晶体管的栅极均与所述第二节点电连接，所述第七晶体管的源极与vdd信号端电连接，所述第七晶体管的漏极与所述第三节点电连接；所述第八晶体管的源极与gnd端电连接，所述第八晶体管的漏极与所述第三节点电连接；第十二晶体管、第十三晶体管和第十四晶体管，所述第十二晶体管的源极与vdd信号端电连接，所述第十二晶体管的漏极与第十三晶体管的漏极电连接，所述第十三晶体管的栅极与所述第三节点电连接，所述第十三晶体管的源极与所述第十四晶体管的漏极电连接，所述第十四晶体管的源极与gnd端电连接。3.根据权利要求1所述的低压差线性稳压器过冲抑制电路，其特征在于，所述过冲反馈调节电路包括：第九晶体管，所述第九晶体管的栅极与所述第二节点电连接，所述第九晶体管的源极与vdd信号端电连接；第十晶体管和第十一晶体管，所述第十晶体管和所述第十一晶体管的栅极均与所述第九晶体管的漏极电连接，所述第十晶体管的漏极与所述第九晶体管的漏极电连接，所述第十晶体管的源极与所述gnd端电连接；所述第十一晶体管的漏极与所述过冲抑制电路的输出端电连接，所述第十一晶体管的源极与gnd端电连接；第十五晶体管，所述第十五晶体管的源极与vdd信号端电连接，所述第十五晶体管的漏极与第一信号端电连接；
第二电容，所述第二电容的一个极板与vdd信号端电连接，所述第二电容的另一个极板与所述第十五晶体管的栅极电连接。4.根据权利要求3所述的低压差线性稳压器过冲抑制电路，其特征在于，还包括第一偏置电压端和第二偏置电压端；所述第一偏置电压端分别与所述第一晶体管的栅极、第四晶体管的栅极和第十二晶体管的栅极电连接；所述第二偏置电压端与所述第十四晶体管的栅极电连接。5.根据权利要求1所述的低压差线性稳压器过冲抑制电路，其特征在于，所述第四晶体管的宽长比大于所述第一晶体管的宽长比，所述第七晶体管的宽长比大于所述第八晶体管的宽长比。6.根据权利要求1所述的低压差线性稳压器过冲抑制电路，其特征在于，所述过冲检测电容和所述第二电容的电容值均小于1pf。7.根据权利要求2或3所述的低压差线性稳压器过冲抑制电路，其特征在于，所述第一晶体管、所述第四晶体管、所述第七晶体管、所述第九晶体管、所述第十二晶体管和所述第十五晶体管为p-mos晶体管；所述第二晶体管、所述第三晶体管、所述第五晶体管、所述第六晶体管、所述第八晶体管、所述第十晶体管、所述第十一晶体管、所述第十三晶体管和所述第十四晶体管为n-mos晶体管。8.一种低压差线性稳压器过冲抑制电路的驱动方法，其特征在于，所述低压差线性稳压器包括：过冲检测电容，与所述低压差线性稳压器的输出端电连接，用于检测所述低压差线性稳压器的输出端的过冲电压；过冲电压处理电路，与所述过冲检测电容电连接，用于将所述过冲电压转化成对应的使能信号；过冲反馈调节电路，与所述过冲处理电路电连接；所述过冲反馈调节电路包括第一信号端和输出端，所述过冲反馈调节电路的第一信号端与所述低压差线性稳压器的功率管的栅极电连接；所述过冲反馈调节电路响应所述使能信号，用于调节所述低压差线性稳压器的功率管的栅极电压，以及用于稳定所述过冲反馈调节电路的输出端的电压；该驱动方法包括：所述低压差线性稳压器的负载电流减小，所述过冲抑制电路工作，所述低压差线性稳压器的输出端的输出电压增大，所述过冲检测电容检测到所述低压差线性稳压器的输出端的输出电压的变化，通过所述过冲电压处理电路的处理，降低所述过冲反馈调节电路的输出端的电压；同时，拉高所述低压差线性稳压器的功率管的栅极电压，使所述低压差线性稳压器的功率管截止；所述低压差线性稳压器的负载电流不变或增大，所述过冲抑制电路不工作。9.根据权利要求8所述的低压差线性稳压器过冲抑制电路的驱动方法，其特征在于，在所述过冲抑制电路工作的过程中，所述过冲电压处理电路中的第一节点的电压被拉高，所述第二晶体管、所述第三晶体管、所述第五晶体管和所述第六晶体管导通，所述第二节点的电压被拉低，所述第九晶体管导通，所述第九晶体管的漏极的电压被拉高，所述第十晶体管
和第十一晶体管导通，与所述第十一晶体管的漏极电连接的所述过冲反馈调节电路的输出端的电压被拉低；同时，所述第七晶体管导通，所述第八晶体管截止，且所述第七晶体管和所述第八晶体管的漏极的电压拉高，所述第十三晶体管导通，所述第十三晶体管的漏极的电压拉低，所述第十五晶体管的栅极的电压拉低直至所述第十五晶体管导通，与所述第十五晶体管的漏极电连接的第一信号端的电压被拉高，所述低压差线性稳压器的功率管截止。10.根据权利要求8所述的低压差线性稳压器过冲抑制电路的驱动方法，其特征在于，在所述过冲抑制电路不工作的过程中，所述第七晶体管和所述第八晶体管栅极电压处于拉高状态，所述第二节点的电压处于拉高状态，所述第九晶体管截止，所述第十晶体管和第十一晶体管截止；同时，所述第七晶体管和所述第八晶体管的漏极的电压处于拉低状态，所述第十三晶体管截止，所述四十五晶体管的栅极的电压处于拉高状态，所述第十五晶体管截止。
技术总结
本发明公开了一种低压差线性稳压器过冲抑制电路及其驱动方法，涉及模拟集成电路技术领域，包括：过冲检测电容，与低压差线性稳压器的输出端电连接，用于检测低压差线性稳压器的输出端的过冲电压；过冲电压处理电路，与过冲检测电容电连接，用于将过冲电压转化成对应的使能信号；过冲反馈调节电路，与过冲处理电路电连接；过冲反馈调节电路包括第一信号端和输出端，过冲反馈调节电路的第一信号端与低压差线性稳压器的功率管的栅极电连接；过冲反馈调节电路响应所述使能信号，用于调节低压差线性稳压器的功率管的栅极电压，以及用于稳定过冲反馈调节电路的输出端的电压。本申请能够有效稳定低压差线性稳压器的输出端的输出电压。稳定低压差线性稳压器的输出端的输出电压。稳定低压差线性稳压器的输出端的输出电压。
