电子单元和存储器阵列的制作方法
1.本公开一般涉及电子设备，并且更准确地说，涉及被布置在阵列中的集成开关单元。本实用新型具体涉及双向阈值开关(ots)设备。
背景技术：
2.在硫系材料中，目前研究了两类用于在电子设备中使用的材料，尤其是用于开关设备和存储器的制造的材料。特别是，对无记忆效应的电子开关材料(双向阈值开关(ots)材料)和相变材料进行了区分。这两种材料都可以用在电子集成器件的薄膜中。
3.取决于施加在单元上的电压电位量,ots材料在“接通”和“关断”状态之间切换。当通过双向阈值开关的电压超过阈值电压时，双向阈值开关的状态发生变化。一旦达到阈值电压，将触发“接通”状态，并且双向阈值开关处于基本导通状态。如果电流或电压降到阈值以下，则双向阈值开关将返回“关断”状态。
4.相变材料是指在热作用下可以在晶相和非晶相之间切换的材料。由于非晶材料的电阻明显大于晶体材料的电阻，因此这种现象可以用于定义两种记忆状态，由通过相变材料测量的电阻区分。在相变存储器中最常用的相变材料是由锗、锑和碲组成的合金。
5.由于双向阈值开关在“接通”状态下的驱动电流能力以及“接通”和“关断”状态之间的电流比，因此其在作为选择设备时非常有用。然而，双向阈值开关在切换时会受到电流超调的影响。
6.需要改进包含双向阈值开关的现有的集成开关单元。
技术实现要素：
7.本公开的目的是提供电子单元和存储器阵列，以至少部分地解决现有技术中存在的上述问题。
8.本公开的一方面提供了一种电子单元，包括：集成堆叠，依次包括：第一电极；双向阈值开关层，在第一电极下方；以及电阻器，具有固定电阻，在双向阈值开关层下方。
9.根据一个或多个实施例，电子单元还包括位于双向阈值开关层与电阻器之间的第二电极。
10.根据一个或多个实施例，其中双向阈值开关层的下表面与第二电极的上表面接触，并且其中上表面和下表面具有相同的尺寸。
11.根据一个或多个实施例，电子单元还包括存储器层，存储器层位于第一电极与双向阈值开关层之间。
12.根据一个或多个实施例，电子单元还包括阻挡层，阻挡层在存储器层与双向阈值开关层之间。
13.根据一个或多个实施例，其中存储器层由相变材料制成。
14.根据一个或多个实施例，其中存储器层是电阻式随机存取存储器层。
15.根据一个或多个实施例，其中存储器层是磁阻式随机存取存储器层。
16.根据一个或多个实施例，其中第一电极的下表面与存储器层的上表面接触，并且其中上表面和下表面具有相同的尺寸。
17.根据一个或多个实施例，其中电阻器具有l形横截面。
18.根据一个或多个实施例，其中电阻器的l形横截面与双向阈值开关层的形状自对准。
19.根据一个或多个实施例，其中单元是包括字线和位线的存储器的一部分，并且其中单元通过电阻器连接到字线并且通过第一电极连接到位线。
20.根据一个或多个实施例，其中双向阈值开关层的上表面与第一电极的下表面接触，并且其中上表面和下表面具有相同的尺寸。
21.本公开的另一方面提供了一种电子单元，包括：集成堆叠，依次包括：第一电极；双向阈值开关层，在第一电极下方；以及电阻器，连接到双向阈值开关层；其中第一电极和电阻器由难熔金属或难熔金属氮化物中的一种制成。
22.根据一个或多个实施例，电子单元还包括第二电极，第二电极位于双向阈值开关层与电阻器之间。
23.根据一个或多个实施例，其中双向阈值开关层的下表面与第二电极的上表面接触，并且其中上表面和下表面具有相同的尺寸。
24.根据一个或多个实施例，电子单元还包括存储器层，存储器层位于第一电极与双向阈值开关层之间。
25.根据一个或多个实施例，电子单元还包括阻挡层，阻挡层位于存储器层与双向阈值开关层之间。
26.根据一个或多个实施例，其中存储器层由相变材料制成。
27.根据一个或多个实施例，其中存储器层是电阻式随机存取存储器层。
28.根据一个或多个实施例，其中存储器层是磁阻式随机存取存储器层。
29.根据一个或多个实施例，其中第一电极的下表面与存储器层的上表面接触，并且其中上表面和下表面具有相同的尺寸。
30.根据一个或多个实施例，其中电阻器具有l形横截面。
31.根据一个或多个实施例，其中电阻器的l形横截面与双向阈值开关层的形状自对准。
32.根据一个或多个实施例，其中单元是包括字线和位线的存储器的一部分，并且其中单元通过电阻器连接到字线，并且通过第一电极连接到位线。
33.根据一个或多个实施例，其中双向阈值开关层的上表面与第一电极的下表面接触，并且其中上表面和下表面具有相同的尺寸。
34.根据一个或多个实施例，其中电阻器具有固定电阻。
35.本公开的另一方面提供了一种存储器阵列，包括：字线；位线；多个单元，耦合在字线与位线之间；其中，每个单元包括：集成堆叠，依次包括：第一电极；双向阈值开关层，在第一电极下方；以及电阻器，具有固定电阻，在双向阈值开关层下方；其中每个单元通过电阻器连接到字线中的一个字线，并且通过第一电极连接到位线中的一个位线。
36.本公开的另一方面提供了一种存储器阵列，包括：字线；位线；多个单元，耦合在字线与位线之间；其中，每个单元包括：集成堆叠，依次包括：第一电极；双向阈值开关层，在第
一电极下方；以及电阻器，连接到双向阈值开关层；其中第一电极和电阻器由难熔金属或难熔金属氮化物中的一种制成；其中每个单元通过电阻器连接到字线中的一个字线，并且通过第一电极连接到位线中的一个位线。
37.利用本公开的实施例有利地增加了单元的寿命。
附图说明
38.上述特征和优点以及其他内容将在以下具体实施例的描述中详细描述，这些具体实施例是通过说明性而非限制性附图给出的，其中：
39.图1a和图1b示出了双向阈值开关单元实施例的两个简化截面图；
40.图2a和图2b示出了双向阈值开关单元的另一个实施例的两个简化截面图；
41.图3示出了存储器单元实施例的简化横截面图；
42.图4示出了存储器单元另一个实施例的简化横截面图；
43.图5显示了存储器单元阵列的简化示意图；
44.图6通过示意图说明了图5所示的存储器单元阵列的制造工艺步骤；
45.图7通过示意图说明了图5所示存储器单元阵列制造工艺的另一步骤；
46.图8通过示意图说明了图5所示存储器单元阵列制造工艺的另一步骤；
47.图9通过示意图说明了图5所示存储器单元阵列制造工艺的另一步骤；以及
48.图10通过示意图说明了图5所示存储器单元阵列制造过程的另一个步骤。
具体实施方式
49.类似特征已通过各种图中的类似附图标记来指定。具体而言，各种实施例中常见的结构和/或功能特征可以具有相同的附图标记，并且可以配置相同的结构、尺寸和材料特性。
50.为清楚起见，仅对有助于理解本文所述实施例的操作和元件进行了详细说明和描述。具体而言，在阵列中组织的开关单元和选择电路之间的电连接尚未详细说明，所公开的实施例与现有的开关阵列或存储器阵列以及相应的寻址电路兼容。
51.除非另有说明，否则当提及连接在一起的两个元件时，这表示除导体外没有任何中间元件的直接连接，并且当提及耦合在一起的两个元件时，这表示这两个元件可以连接或通过一个或多个其他元件耦合。
52.在以下公开中，除非另有说明，否则当提及绝对位置限定词，如术语“前”、“后”、“上”、“下”、“左”、“右”等，或相对位置限定词，如术语“在
…
上方”、“在
…
下方”、“更高”、“更低”等，或方位限定词，如“水平”，“垂直”等，参考图中所示的方向。
53.除非另有规定，否则“大约”、“大致”、“实质上”和“以
…
量级”的表述表示在10％以内，优选在5％以内。
54.所公开的实施例旨在克服常规双向阈值开关在电压回跳方面的全部或部分缺陷，该电压回跳发生在对ots进行阈值化之后，并且电压回跳导致电流超调。因此，公开的实施例提供与ots电串联的电阻元件以吸收这些超调。更具体地说，公开的实施例提供了一种解决方案，该解决方案允许在不需要附加表面积的情况下利用ots单元集成串联电阻器。
55.图1a和图1b示出了双向阈值切换(ots)小区100实施例的两个简化截面图。
56.图1的表示仅示出了一个单元或ots，但应注意，本公开的开关单元是使用硫系材料、半导体材料、电阻材料、绝缘材料的薄膜层制造的大量集成开关单元的一部分，导电材料等。
57.为简化起见，参考各层以指定构成开关单元的堆叠的对应元件。然而，应当理解，在实践中，对应的层对应于沉积和蚀刻的薄膜，以形成由绝缘沟槽分隔并且(例如在阵列中)布置的单个开关元件。每个开关单元的端子或电极可以通过对应的堆叠层互连，例如以线和列的形式。
58.单元100包括电阻器102或电阻元件(其电阻值固定，即，非可变)、双向阈值开关(ots)层104、顶电极105和导电层106，导电层106连接至顶电极105。ots层104位于电阻器102和顶电极105之间。
59.当施加在导电层106和电阻器102之间的电压超过阈值电压vth时，ots层104具有电阻率显著降低的特性。由施加在层的顶部和底部之间的电压触发的这种减少(或增加)允许考虑层在“关断”状态和“接通”状态之间形成开关。如果施加到ots层104的电压低于ots层104的阈值vth，则ots层104保持在“关断”或高阻状态。在这种状态下，仅泄漏电流流过单元100。如果施加高于阈值vth的电压，则ots层104切换到“接通”状态并且以相对低电阻状态操作。在“接通”状态下，电流流过单元100。ots层104的阈值电压vth例如包括在0.5v到5v之间。
60.ots层104例如由硫系材料制成，例如，在以下列表中选择：锗(ge)、碲(te)、硒(se)、钨(w)、锑(sb)、砷(as)、铟(in)、硫(s)或这些材料的任何组合或合金。ots层104由相(晶体)在施加能量时不会发生变化的一种材料制成。
61.例如，ots层104的厚度包括在10nm和100nm之间，优选在20nm和40nm之间。
62.可在美国专利no.8148707(对应于欧洲专利no.2204851)中到适于形成ots层104的双向材料的实例，其内容通过引用在法律授权的范围内并入于此。
63.顶电极105通常形成单元100的电极(连接到位线)，而电阻器102形成单元100的另一电极(连接到字线)。
64.顶电极105连接至导电层106。导电层106形成位线。顶电极105和导电层106例如直接接触。导电层106例如通过比顶电极105小的导电通孔连接到顶电极105，并且例如由钨制成。
65.导电层106具有例如与顶电极105的尺寸之一相同或更大的宽度。
66.每个单元包括一个ots层104和一个顶电极105，它们通过绝缘层(未示出)与相邻单元的ots层104和顶电极105分离。每个ots层104“完全受限”，这意味着每个小区的ots层104通过绝缘材料与相邻小区的ots层104分离。ots层104和顶电极105例如具有平行六面体形状，对于这两个层，其例如具有相同的宽度和长度。
67.电阻器102具有例如l形横截面。电阻器102随后具有水平部分1020和竖直部分1022。电阻器102例如被绝缘层包围，未示出。该绝缘层的厚度使得电阻器102的竖直部分1022的上表面与绝缘层的上表面共面。在图1中，电阻器102具有l形横截面，但电阻器102的形状可以容易地在方形横截面或任何其他形状内调整。电阻器102例如与ots层104接触。
68.例如，顶电极105和电阻器102由任何难熔金属和/或难熔金属氮化物制成，例如碳(c)、氮化碳((cn)n)、钛(ti)、氮化钛(tin)、氮化钛硅(tisin)、钨(w)、氮化钨(w2n、wn、wn2)、
氮化钨碳、氮化钨硅、钽(ta)、氮化钽(tan)、氮化钽硅、钽钨或这些材料的任何组合或合金。顶电极105和电阻器102例如由相同的材料制成。顶电极105和电阻器102例如由两种不同的材料制成。
69.顶电极105和导电层106可以由相同的导电材料或不同的导电材料制成。导电层106例如由铜制成。
70.图1a、图1b、图2a、图2b、图3和图4的实施例在遵循正交空间系统xyz的空间中示出，其中z轴与单元100的导电层106的顶面正交。
71.在图1a和图1b的实施例中，顶部导电层106沿x方向水平延伸。在图1a的示例中，电阻器102的竖直部分1022优选相对于单元100居中，并且沿y方向垂直延伸。在图1b的示例中，电阻器102的竖直部分1022优选地相对于单元100居中并且沿方向x垂直延伸。
72.因此，图1a和图1b之间的差异是l形电阻器的方向。图1a称为“自对准壁”单元结构，其中电阻器102的宽度等于导电层106的宽度。在图1a中，电阻器102和导电层106例如使用相同的掩模层在相同方向上形成。
73.图1b对应于以不同方式使用“自对准壁技术”，其中电阻器102的宽度不等于导电层106的宽度。在图1b中，例如，电阻器102、ots层104和顶电极105使用与用于形成导电层106的掩模层相同的掩模层形成，但是与导电层106的方向相比，其定向在垂直方向上。图1b的单元架构允许将电阻器102集成到ots设备中而无面积损失，代价为非关键的附加掩模以及数个附加工艺步骤。
74.在图1a和图1b二者中，每个电阻器102的底部1020的互连件(未显示)垂直于导电层106的互连件。换言之，如果导电层106以列的形式组织，则底电极以行的形式组织。
75.本实施例的优点在于电阻器102不在单元100的外部，而是集成到单元100的一部分。
76.图2a和图2b示出了双向阈值开关单元200的另一个实施例的两个简化截面图。
77.图2a、图2b中所示的单元200与图1a、图1b中所示的单元100相似，不同之处在于单元200包括局部底电极202。例如，底电极202位于ots层104下方，这意味着底电极202位于电阻器102和ots层104之间。底电极202例如延伸到ots层104的整个表面之下，这意味着底电极202具有与ots层104的长度和宽度相同的长度和宽度。电阻器102例如与底电极202接触，底电极202与ots层104接触。
78.局部底电极202提供ots层104所有表面中电流的均匀化。
79.例如，底电极202由任何导电材料制成，例如碳(c)或氮化碳((cn)n)。例如，底电极202不是由金属或金属组合制成。
80.例如，底电极202的厚度包括在1nm和10nm之间，优选在4nm和6nm之间。
81.在图2a的示例中，电阻器102的竖直部分1022优选相对于单元200居中，并且沿y方向垂直延伸。
82.在图2b的示例中，电阻器102的竖直部分1022优选相对于单元200居中，并且沿x方向垂直延伸。
83.与ots单元集成的电阻器102的提供为各种设备提供了新的集成机会。特别是，这允许在不增加额外面积的情况下将开关与存储器单元集成。
84.图3示出了存储器单元300实施例的横截面图。
85.图4示出了存储器单元400的另一个实施例的横截面图。
86.图3所示的存储器单元300和图4所示的存储器单元400分别类似于图1b所示的单元100和图2b所示的单元200，不同之处在于存储器单元300、400包括存储器层302。存储器层302位于ots层104上方以及ots层104和顶电极105之间。
87.当施加到单元的电压高于ots层104的阈值电压(vth)时，电流可以流过存储器单元300、400中的ots层104和存储器层302，并且可能导致层302的电阻率发生变化。该改变可以改变层302的存储器状态，从而改变存储器单元300、400的电特性。
88.高阻状态可以与“重置”状态或逻辑“0”值相关，而低阻状态可以与“设置”状态或逻辑“1”值相关。
89.根据图3和图4的实施例，存储器单元300、400包括存储器层302和ots层104之间的阻挡层304。
90.根据一个实施例，存储器层302由相变材料(pcm)制成，该相变材料在施加诸如热、光、电压电势或电流等能量时从高电阻状态(通常为非晶态)切换到低电阻状态(通常为晶态)。相变材料可以从完全非晶态切换到完全晶态，或者在完全非晶态和完全晶态之间的整个频谱中在局部有序的不同可检测状态之间切换。在存储器层302是pcm层的情况下，电阻器102例如是加热化合物。存储器层302例如由诸如相变硫系化合物的任何相变材料制成。例如，存储器层302由锗、锑、碲或所有或部分这些化合物的任何合金制成。
91.根据另一个实施例，存储器层302是电阻式随机存取存储器(rram)层。存储器层302例如由一种或多种电介质材料制成，其中在施加相对高的电压时形成传导路径。存储器层302更精确地由硫系化合物(例如ge2sb2te5合金或aginsbte合金)、二元过渡金属氧化物(例如氧化镍和二氧化钛)、钙钛矿(例如sr(zr)tio3和pr
0.7
ca
0.3
mno3)、固态电解质(如单硫化锗、硒化锗、氧化硅、硫化铜)、有机电荷转移络合物(如cutcnq)、有机施主-受主系统(如al-aidcn)和/或二维绝缘材料(如六角氮化硼)组成。
92.根据另一个实施例，存储器层302是磁阻式随机存取存储器(mram)层，这意味着层302的电阻在施加电子电流时改变。存储器层302由两个铁磁层形成，每个铁磁层可保持磁化，由薄绝缘层隔开。两个铁磁层中的一个铁磁层称为“固定层”，具有固定(不可变)的磁化方向，并且充当电子自旋极化器。另一个铁磁层称为“自由层”，其方向可以被相对较高的编程电流翻转(即，它是可变的)。通过改变编程电流的方向，可以改变自由层的磁化方向。
93.例如，存储器层302延伸到ots层104的整个表面上方，这意味着存储器层302的长度和宽度与ots层104的长度和宽度相同。例如，存储器层302的厚度包括在10nm和100nm之间，优选在30nm和60nm之间。
94.例如，阻挡层304是限制存储器层302扩散到ots层104的层，反之亦然。例如，阻挡层304用于限制存储器层302的材料和ots层104的材料的混合。
95.阻挡层304例如由任何导电材料和/或扩散材料制成，例如碳(c)和氮化碳((cn)n)。例如，由于金属材料在ots层104中的扩散，阻挡层304不是由金属制成的。
96.例如，阻挡层304延伸到ots层104的整个表面上方，这意味着阻挡层304的长度和宽度与ots层104和存储器层302的长度和宽度相同。阻挡层304具有例如包括在5nm和30nm之间、优选在15nm和25nm之间的厚度。
97.在图3的示例中，电阻器102的竖直部分1022优选相对于存储器单元300居中，并且
沿x方向垂直延伸。在另一个实施例中，电阻器102的竖直部分1022优选地相对于存储器单元300居中并且沿y方向垂直延伸。
98.在图4的示例中，电阻器102的竖直部分1022优选相对于存储器单元400居中，并且沿x方向垂直延伸。在另一个实施例中，电阻器102的竖直部分1022优选地相对于存储器单元400居中，并且沿着方向y垂直延伸。
99.图5示出了存储器单元阵列500的简化示意图。
100.存储器单元阵列500包括多个存储器单元，如图3所示的存储器单元300。
101.在图5中，存储器单元300位于多条位线501和字线503之间。在图5中，位线501用垂直线表示，字线503用水平线表示。
102.每个存储器单元300包括电阻器102、ots层104(或ots化合物)和存储器层302(或模块化电阻率化合物)。根据一个实施例，每个存储器单元300通过顶电极105连接到由导电层106构成的位线501，并且通过电阻器102连接到字线503。
103.存储器单元500的阵列已经用存储器单元300示出，然而存储器单元500的阵列可以容易地适配于单元100、200或存储器单元400。
104.图6至图10通过示意图说明了图5所示的存储器单元阵列500的制造工艺步骤。
105.在本实施例中，例如，沿着第一方向使用掩模601(图6)形成激活区域，以便创建字线(503，图5)。一些接触件701然后形成在激活区域的顶部(图7)。
106.例如，电阻器102例如，沿着与第一方向正交的第二方通过掩模801(图8)形成。在形成电阻器102之后，形成ots层104和顶电极105。然后使用掩模901的“自对准壁”技术对顶电极105、ots层104和电阻器102进行图案化。在沉积绝缘层并且通过化学机械抛光将其去除以便暴露顶电极之后，沉积导电层106以便形成位线(501，图5)。
107.例如，导电层106、顶电极105和ots层104由掩模1001形成。导电层106形成位线(501，图5)。
108.掩模是临时掩模，其用于为相关步骤定位，然后按照微电子行业的惯例被移除。
109.在阵列的每个单元中包括电阻器102的优点是，它允许限制电流的超调，该电流通常出现在阈值期间，并且干扰单元。
110.本技术的另一个优点是增加了单元的寿命。
111.一个实施例旨在克服集成设备中现有开关单元的全部或部分缺点。
112.一个实施例提供了一种包含集成堆叠的电子单元，该集成堆叠依次具有：第一电极；双向阈值开关层；以及电阻器。
113.根据一个实施例，电子单元包括位于双向阈值开关层与电阻器之间的第二电极。
114.根据一个实施例，电子单元包括在第一电极与双向阈值开关层之间的存储器层。
115.根据一个实施例，电子单元包括在存储器层和双向阈值开关层之间的阻挡层。
116.根据一个实施例，存储器层由相变材料制成。
117.根据一个实施例，电子单元是电阻式随机存取存储器。
118.根据一个实施例，电子单元是磁阻式随机存取存储器。
119.根据实施例，电阻器具有l形横截面。
120.根据一个实施例，电阻器的l形横截面与双向阈值开关层的形状自对准。
121.一个实施例提供了一种包括所述多个单元的阵列，其中单元通过其相关电阻器连
接到字线，并且通过其相关第一电极连接到位线。
122.已经描述了各种实施例和变型。本领域技术人员将理解，可以组合这些实施例的某些特征，并且本领域技术人员将容易出现其他变型。
123.最后，基于上文提供的功能描述，本文描述的实施例和变型的实际实现在本领域技术人员的能力范围内。
技术特征：
1.一种电子单元，其特征在于，包括：集成堆叠，依次包括：第一电极；双向阈值开关层，在所述第一电极下方；以及电阻器，具有固定电阻，在所述双向阈值开关层下方。2.根据权利要求1所述的电子单元，其特征在于，还包括位于所述双向阈值开关层与所述电阻器之间的第二电极。3.根据权利要求2所述的电子单元，其特征在于，所述双向阈值开关层的下表面与所述第二电极的上表面接触，并且其中所述上表面和所述下表面具有相同的尺寸。4.根据权利要求1所述的电子单元，其特征在于，还包括存储器层，所述存储器层位于所述第一电极与所述双向阈值开关层之间。5.根据权利要求4所述的电子单元，其特征在于，还包括阻挡层，所述阻挡层在所述存储器层与所述双向阈值开关层之间。6.根据权利要求4所述的电子单元，其特征在于，所述存储器层由相变材料制成。7.根据权利要求4所述的电子单元，其特征在于，所述存储器层是电阻式随机存取存储器层。8.根据权利要求4所述的电子单元，其特征在于，所述存储器层是磁阻式随机存取存储器层。9.根据权利要求4所述的电子单元，其特征在于，所述第一电极的下表面与所述存储器层的上表面接触，并且其中所述上表面和所述下表面具有相同的尺寸。10.根据权利要求1所述的电子单元，其特征在于，所述电阻器具有l形横截面。11.根据权利要求10所述的电子单元，其特征在于，所述电阻器的l形横截面与所述双向阈值开关层的形状自对准。12.根据权利要求1所述的电子单元，其特征在于，所述单元是包括字线和位线的存储器的一部分，并且其中所述单元通过所述电阻器连接到所述字线并且通过所述第一电极连接到所述位线。13.根据权利要求1所述的电子单元，其特征在于，所述双向阈值开关层的上表面与所述第一电极的下表面接触，并且其中所述上表面和所述下表面具有相同的尺寸。14.一种电子单元，其特征在于，包括：集成堆叠，依次包括：第一电极；双向阈值开关层，在所述第一电极下方；以及电阻器，连接到所述双向阈值开关层；其中所述第一电极和所述电阻器由难熔金属或难熔金属氮化物中的一种制成。15.根据权利要求14所述的电子单元，其特征在于，还包括第二电极，所述第二电极位于所述双向阈值开关层与所述电阻器之间。16.根据权利要求15所述的电子单元，其特征在于，所述双向阈值开关层的下表面与所述第二电极的上表面接触，并且其中所述上表面和所述下表面具有相同的尺寸。17.根据权利要求14所述的电子单元，其特征在于，还包括存储器层，所述存储器层位
于所述第一电极与所述双向阈值开关层之间。18.根据权利要求17所述的电子单元，其特征在于，还包括阻挡层，所述阻挡层位于所述存储器层与所述双向阈值开关层之间。19.根据权利要求17所述的电子单元，其特征在于，所述存储器层由相变材料制成。20.根据权利要求17所述的电子单元，其特征在于，所述存储器层是电阻式随机存取存储器层。21.根据权利要求17所述的电子单元，其特征在于，所述存储器层是磁阻式随机存取存储器层。22.根据权利要求17所述的电子单元，其特征在于，所述第一电极的下表面与所述存储器层的上表面接触，并且其中所述上表面和所述下表面具有相同的尺寸。23.根据权利要求14所述的电子单元，其特征在于，所述电阻器具有l形横截面。24.根据权利要求23所述的电子单元，其特征在于，所述电阻器的l形横截面与所述双向阈值开关层的形状自对准。25.根据权利要求14所述的电子单元，其特征在于，所述单元是包括字线和位线的存储器的一部分，并且其中所述单元通过所述电阻器连接到所述字线，并且通过所述第一电极连接到所述位线。26.根据权利要求14所述的电子单元，其特征在于，所述双向阈值开关层的上表面与所述第一电极的下表面接触，并且其中所述上表面和所述下表面具有相同的尺寸。27.根据权利要求14所述的电子单元，其特征在于，所述电阻器具有固定电阻。28.一种存储器阵列，其特征在于，包括：字线；位线；多个单元，耦合在所述字线与所述位线之间；其中，每个单元包括：集成堆叠，依次包括：第一电极；双向阈值开关层，在所述第一电极下方；以及电阻器，具有固定电阻，在所述双向阈值开关层下方；其中每个单元通过所述电阻器连接到所述字线中的一个字线，并且通过所述第一电极连接到所述位线中的一个位线。29.一种存储器阵列，其特征在于，包括：字线；位线；多个单元，耦合在所述字线与所述位线之间；其中，每个单元包括：集成堆叠，依次包括：第一电极；双向阈值开关层，在所述第一电极下方；以及电阻器，连接到所述双向阈值开关层；
其中第一电极和所述电阻器由难熔金属或难熔金属氮化物中的一种制成；其中每个单元通过所述电阻器连接到所述字线中的一个字线，并且通过所述第一电极连接到所述位线中的一个位线。
技术总结
本公开的实施例涉及电子单元和存储器阵列。一种电子单元，包括：集成堆叠，依次包括：第一电极；双向阈值开关层，在所述第一电极下方；以及电阻器，具有固定电阻，在所述双向阈值开关层下方。利用本公开的实施例有利地增加了单元的寿命。元的寿命。元的寿命。
