非易失性存储单元的差分单元测试电路及其测试方法与流程
1.本发明涉及半导体技术领域，特别是涉及一种非易失性存储单元的差分单元测试电路及其测试方法。
背景技术：
2.目前，sonos电路单元是由两个元件组成的基本单元(cell)：可写入或擦除电子的sonos cell管和一个fnpass选择管的组合。sonos nvm(非易失性存储单元)有可靠性要求：数据保留(data retention)和耐力(endurance)。在良率测试中，会做cell“0”和cell“1”的裕度(margin)测试，确保出厂的die都符合可靠性标准。
3.如图1所示，对单cell，正常读取时，wls(sonos cell的栅端信号)＝0v，wl(字线)＝vdd(电源电压)；sonos为e cell(已擦除单元)，sa(信号输出单元，sa是sense amplifier的缩写，灵敏放大器)的输出dout＝0；sonos为p cell(已编程单元)，dout＝1；iref(参考电流)＝4ua；
4.单个单元测试裕度方法为：
5.wls：从0v往3v逐步增加，测p cell margin；
6.wls电压增加，e cell电流会变大，不影响sa输出，dout＝0；
7.wls电压增加，p cell电流也变大，当电流大到接近iref，sa不能分辨出，就会读取失败，输出dout变为0；
8.wls：从0v往-3v逐步减少，测e cell margin；
9.wls电压减少，p cell电流会变小，不影响sa输出，dout＝1；
10.wls电压减少，e cell电流会变小，当电流小到接近iref，sa不能分辨出，就会读取失败，输出dout变为1；
11.但是差分cell(如图2所示)不能用上述方法测出读取裕度。
12.为解决差分单元读取裕度的问题，需要提出一种新型的非易失性存储单元的差分单元测试电路及其测试方法。
技术实现要素：
13.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种非易失性存储单元的差分单元测试电路及其测试方法，用于解决现有技术中单cell的裕度方法无法测出差分cell的读取裕度的问题。
14.为实现上述目的及其他相关目的，本发明提供一种非易失性存储单元的差分单元测试电路，包括：
15.非易失性存储单元，所述非易失性存储单元包括第一、二存储单元，所述第一存储单元包括第一sonos cell管和第一fnpass选择管，所述第一sonos cell管的源极与所述第一fnpass选择管的漏极连接，所述第一fnpass选择管的源极接地，所述第二存储单元包括第二sonos cell管和第二fnpass选择管，所述第二sonos cell管的源极与所述第二fnpass
选择管的漏极连接，所述第二fnpass选择管的源极接地；
16.cmux电路，其包括第一、二输入端以及第一、二输出端，所述第一、二输入端分别与所述第一、二sonos cell管的漏极连接；
17.信号输出单元，其包括第三、四输入端以及信号输出端，所述第三输入端与所述第一输出端连接，且两者间设有第一开关；所述第四输入端与所述第二输出端连接，且两者间设有第二开关；
18.reference参考电流单元，其包括第一、二电流输出支路，所述第一电流输出支路的输出端与所述第三输入端连接，且两者间设有第三开关；所述第二电流输出支路的输出端与所述第四输入端连接，且两者间设有第四开关；
19.控制器，其用于控制所述第一至四开关的闭合或断开，切换第一、二测量模式。
20.优选地，所述第一、二sonos cell管和第一、二fnpass选择管均为n型元件。
21.优选地，所述第一存储单元为擦除单元，所述第二存储单元为编程单元。
22.优选地，所述第一存储单元为编程单元，所述第二存储单元为擦除单元。
23.优选地，所述第一测量模式包括：所述第一测量模式包括：闭合所述第一、四开关，断开所述第二、三开关，增大所述第二电流输出支路的输出电流至所述信号输出单元中灵敏放大器的所述信号输出端的输出值为1，记录最后一次所述信号输出端的输出值为0时的电流值为第一电流值；断开所述第一、四开关，闭合所述第二、三开关，减小所述第一电流输出支路的输出电流所述信号输出单元中灵敏放大器的所述信号输出端的输出值为1，记录最后一次所述信号输出端的输出值为0时的电流值为第二电流值，所述差分单元的电流裕度为所述第一、二电流值的差值。
24.优选地，所述第二测量模式包括：闭合所述第一、四开关，断开所述第二、三开关，减小所述第二电流输出支路的输出电流至所述信号输出单元中灵敏放大器的所述信号输出端的输出值为0，记录最后一次所述信号输出端的输出值为1时的电流值为第三电流值；断开所述第一、四开关，闭合所述第二、三开关，增大所述第一电流输出支路的输出电流至所述信号输出单元中灵敏放大器的所述信号输出端的输出值为0，记录最后一次所述信号输出端的输出值为1时的电流值为第四电流值，所述差分单元的电流裕度为所述第四、三电流值的差值。
25.优选地，所述reference参考电流单元包括电流设置模块，所述电流设置模块用于控制输入电流的大小。
26.优选地，所述第一至四开关均为开关管。
27.优选地，所述开关管为pmos或nmos。
28.一种测试方法，所述测试方法用于上述任意的非易失性存储单元的差分单元测试电路。
29.如上所述，本发明的非易失性存储单元的差分单元测试电路及其测试方法，具有以下有益效果：
30.本发明通过在差分单元测试电路增加几个开关管，用电流表征sonos差分单元裕度的电路，能快速测出差分单元的读取裕度。
附图说明
31.图1显示为现有技术sonos单cell的读取示意图；
32.图2显示为现有技术的差分cell读取示意图；
33.图3显示为现有技术的的差分cell左侧测试示意图；
34.图4显示为现有技术的的差分cell右侧测试示意图；
35.图5显示为本发明的测试电路示意图。
36.附图标记：
37.第一sonos cell管-01
38.第一fnpass选择管-02
39.第二sonos cell管-03
40.第二fnpass选择管-04
41.第一开关-s1
42.第二开关-s2
43.第三开关-s3
44.第四开关-s4
45.信号输出单元-sa
46.信号输出端-dout
47.第一输入端-101
48.第二输入端-102
49.第一输出端-201
50.第二输出端-202
51.第三输入端-301
52.第四输入端-302
53.第一电流输出支路-401
54.第二电流输出支路-402
具体实施方式
55.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
56.请参阅图5，本发明提供一种非易失性存储单元的差分单元测试电路，包括：
57.非易失性存储单元，非易失性存储单元包括第一、二存储单元，第一存储单元包括第一sonos cell管01和第一fnpass选择管02，第一sonos cell管01的源极与第一fnpass选择管02的漏极连接，第一fnpass选择管02的源极接地，第二存储单元包括第二sonos cell管03和第二fnpass选择管04，第二sonos cell管03的源极与第二fnpass选择管04的漏极连接，第二fnpass选择管04的源极接地；
58.在本发明的实施例中，第一、二sonos cell管和第一、二fnpass选择管均为n型元件。
59.在本发明的实施例中，第一存储单元为擦除单元，第二存储单元为编程单元，即左侧为e cell，右侧为p cell。
60.在本发明的实施例中，第一存储单元为编程单元，第二存储单元为擦除单元，即左侧为p cell，右侧为e cell。
61.cmux电路，其包括第一、二输入端(101,102)以及第一、二输出端(201,202)，第一、二输入端(101,102)分别与第一、二sonos cell管的漏极连接；
62.信号输出单元sa，其包括第三、四输入端以及信号输出端dout，第三输入端301与第一输出端201连接，且两者间设有第一开关s1；第四输入端302与第二输出端202连接，且两者间设有第二开关s2；
63.reference参考电流单元，其包括第一、二电流输出支路，第一电流输出支路401的输出端与第三输入端301连接，且两者间设有第三开关s3；第二电流输出支路402的输出端与第四输入端302连接，且两者间设有第四开关s4；
64.在本发明的实施例中，reference参考电流单元包括电流设置模块，电流设置模块用于控制输入电流的大小，示例性的，电流设置模块的电流可通过焊垫tp pad外灌，电流值可用itp来表征。
65.在本发明的实施例中，第一至四开关均为开关管。
66.在本发明的实施例中，开关管为nmos或pmos。
67.控制器，其用于控制第一至四开关的闭合或断开，切换第一、二测量模式。
68.在本发明的实施例中，第一存储单元为擦除单元，第二存储单元为编程单元，即左侧为e cell，右侧为p cell，第一测量模式包括：闭合第一、四开关(s1、s4)，断开第二、三开关(s2、s3)，增大第二电流输出支路402的输出电流至信号输出单元中灵敏放大器的信号输出端dout的输出值为1，记录最后一次信号输出端dout的输出值为0时的电流值为第一电流值ie0；断开第一、四开关(s1、s4)，闭合第二、三开关(s2、s3)，减小第一电流输出支路401的输出电流信号输出单元中灵敏放大器的信号输出端dout的输出值为1，记录最后一次信号输出端dout的输出值为0时的电流值为第二电流值ip1，差分单元的电流裕度为第一、二电流值的差值,即ie0-ip1。
69.在本发明的实施例中，第一存储单元为编程单元，第二存储单元为擦除单元，即左侧为p cell，右侧为e cell，第二测量模式包括：闭合第一、四开关(s1、s4)，断开第二、三开关(s2、s3)，减小第二电流输出支路402的输出电流至信号输出单元中灵敏放大器的信号输出端dout的输出值为0，记录最后一次信号输出端dout的输出值为1时的电流值为第三电流值ip0；断开第一、四开关(s1、s4)，闭合第二、三开关(s2、s3)，增大第一电流输出支路401的输出电流至信号输出单元中灵敏放大器的信号输出端dout的输出值为0，记录最后一次信号输出端dout的输出值为1时的电流值为第四电流值信号ie1，差分单元的电流裕度为第四、三电流值的差值，即ie1-ip0。
70.本发明的实施例还提供了一种测试方法，测试方法用于上述任意的非易失性存储单元的差分单元测试电路。
71.需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可
能更为复杂。
72.综上所述，本发明通过在差分单元测试电路增加几个开关管，用电流表征sonos差分单元裕度的电路。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
73.上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
技术特征：
1.一种非易失性存储单元的差分单元测试电路，其特征在于，包括：非易失性存储单元，所述非易失性存储单元包括第一、二存储单元，所述第一存储单元包括第一sonos cell管和第一fnpass选择管，所述第一sonos cell管的源极与所述第一fnpass选择管的漏极连接，所述第一fnpass选择管的源极接地，所述第二存储单元包括第二sonos cell管和第二fnpass选择管，所述第二sonos cell管的源极与所述第二fnpass选择管的漏极连接，所述第二fnpass选择管的源极接地；cmux电路，其包括第一、二输入端以及第一、二输出端，所述第一、二输入端分别与所述第一、二sonos cell管的漏极连接；信号输出单元，其包括第三、四输入端以及信号输出端，所述第三输入端与所述第一输出端连接，且两者间设有第一开关；所述第四输入端与所述第二输出端连接，且两者间设有第二开关；reference参考电流单元，其包括第一、二电流输出支路，所述第一电流输出支路的输出端与所述第三输入端连接，且两者间设有第三开关；所述第二电流输出支路的输出端与所述第四输入端连接，且两者间设有第四开关；控制器，其用于控制所述第一至四开关的闭合或断开，切换第一、二测量模式。2.根据权利要求1所述的非易失性存储单元的差分单元测试电路，其特征在于：所述第一、二sonos cell管和第一、二fnpass选择管均为n型元件。3.根据权利要求1所述的非易失性存储单元的差分单元测试电路，其特征在于：所述第一存储单元为擦除单元，所述第二存储单元为编程单元。4.根据权利要求1所述的非易失性存储单元的差分单元测试电路，其特征在于：所述第一存储单元为编程单元，所述第二存储单元为擦除单元。5.根据权利要求3所述的非易失性存储单元的差分单元测试电路，其特征在于：所述第一测量模式包括：闭合所述第一、四开关，断开所述第二、三开关，增大所述第二电流输出支路的输出电流至所述信号输出单元中灵敏放大器的所述信号输出端的输出值为1，记录最后一次所述信号输出端的输出值为0时的电流值为第一电流值；断开所述第一、四开关，闭合所述第二、三开关，减小所述第一电流输出支路的输出电流所述信号输出单元中灵敏放大器的所述信号输出端的输出值为1，记录最后一次所述信号输出端的输出值为0时的电流值为第二电流值，所述差分单元的电流裕度为所述第一、二电流值的差值。6.根据权利要求4所述的非易失性存储单元的差分单元测试电路，其特征在于：所述第二测量模式包括：闭合所述第一、四开关，断开所述第二、三开关，减小所述第二电流输出支路的输出电流至所述信号输出单元中灵敏放大器的所述信号输出端的输出值为0，记录最后一次所述信号输出端的输出值为1时的电流值为第三电流值；断开所述第一、四开关，闭合所述第二、三开关，增大所述第一电流输出支路的输出电流至所述信号输出单元中灵敏放大器的所述信号输出端的输出值为0，记录最后一次所述信号输出端的输出值为1时的电流值为第四电流值，所述差分单元的电流裕度为所述第四、三电流值的差值。7.根据权利要求1所述的非易失性存储单元的差分单元测试电路，其特征在于：所述reference参考电流单元包括电流设置模块，所述电流设置模块用于控制输入电流的大小。8.根据权利要求1所述的非易失性存储单元的差分单元测试电路，其特征在于：所述第一至四开关均为开关管。
9.根据权利要求8所述的非易失性存储单元的差分单元测试电路，其特征在于：所述开关管为nmos或pmos。10.一种如权利要求1至9任一项所述非易失性存储单元的差分单元测试电路的测试方法，其特征在于：所述测试方法用于所述非易失性存储单元的差分单元测试电路。
技术总结
本发明提供一种非易失性存储单元的差分单元测试电路，包括第一、二存储单元；CMUX电路，CMUX电路包括第一、二输入端以及第一、二输出端；信号输出单元，其包括第三、四输入端以及信号输出端，第三输入端与第一输出端连接，且设有第一开关；第四输入端与第二输出端连接，且两者间设有第二开关；Reference参考电流单元，其包括第一、二电流输出支路，第一电流输出支路的输出端与第三输入端连接，且两者间设有第三开关；第二电流输出支路的输出端与第四输入端连接，且两者间设有第四开关。本发明通过在差分单元测试电路增加几个开关管，用电流表征SOOS差分单元裕度，能快速方便筛选出差分单元的读取裕度。单元的读取裕度。单元的读取裕度。
