半导体结构及其制作方法与流程
1.本发明实施例涉及半导体结构及其制作方法。
背景技术：
2.微机电系统(mems)装置是具有非常小规模的组件的一项技术。mems装置已被发现广泛用于许多现代电子装置中，且可具有在微米大小范围内且有时在纳米大小范围内的组件。典型mems装置可包含处理电路以及机械组件，例如用于各种类型的传感器。此类传感器可用作射频(rf)开关、陀螺仪、加速度计、麦克风薄膜或运动传感器的部分，来自它们的响应被提供到所包含处理电路且由其处理。例如，mems加速度计常见于汽车(例如，在安全气囊部署系统中)、平板计算机或智能电话中。对于许多应用，mems装置电连接到专用集成电路(asic)以形成完整mems系统。
3.mems装置的机械组件通常设置于腔室中或本身包含腔室，其中此类腔室可经密封。在mems的发展中，密封性能是关注问题，这是因为微泄漏路径可形成于低质量密封结构中且因此破坏mems装置的压力状态。
技术实现要素：
4.本发明的实施例涉及一种半导体结构，其包括：第一衬底；半导体层，其在所述第一衬底上方，所述半导体层具有至少部分穿过所述半导体层的腔；第二衬底，其在所述半导体层上方，所述第二衬底具有贯穿孔；及共晶密封结构，其在所述第二衬底上且覆盖所述贯穿孔；其中所述共晶密封结构包括第一金属层及共晶接合在所述第一金属层上的第二金属层。
5.本发明的实施例涉及一种半导体结构，其包括：半导体堆叠，其具有第一表面；腔，其在所述半导体堆叠中；多个贯穿孔，其在所述半导体堆叠的所述第一表面处且连接到所述腔；及多个共晶密封结构，其在所述半导体堆叠上且覆盖所述多个贯穿孔以用于密封所述腔；其中所述共晶密封结构中的每一者包括第一金属层及共晶接合在所述第一金属层上的第二金属层。
6.本发明的实施例涉及一种用于制作半导体结构的方法，其包括：接收具有顶表面的第一衬底；在所述第一衬底上方形成半导体层；在所述半导体层的所述顶表面处形成腔；将第二衬底接合在所述第一衬底上方以覆盖所述半导体层，其中所述第二衬底具有连接到所述半导体层的所述腔的贯穿孔；及在所述第二衬底上形成共晶密封结构以覆盖所述贯穿孔；其中所述共晶密封结构包括第一金属层及共晶接合在所述第一金属层上的第二金属层。
附图说明
7.当结合附图阅读时，从以下具体实施方式最好理解本公开的方面。应注意，根据工业中的标准实践，各种结构未按比例绘制。事实上，为清晰论述，各种结构的尺寸可任意增
大或减小。
8.图1说明根据本公开的一些实施例的半导体结构的剖面图。
9.图2说明根据本公开的一些实施例的半导体结构的剖面图。
10.图3说明根据本公开的一些实施例的半导体结构的剖面图。
11.图4a说明根据本公开的一些实施例的半导体结构的一部分的剖面图。
12.图4b说明根据本公开的一些实施例的半导体结构的一部分的剖面图。
13.图4c说明根据本公开的一些实施例的半导体结构的一部分的剖面图。
14.图5a说明根据本公开的一些实施例的半导体结构的俯视图，其中省略共晶密封结构以说明贯穿孔。
15.图5b说明根据本公开的一些实施例的半导体结构的俯视图。
16.图5c说明根据本公开的一些实施例的半导体结构的剖面图。
17.图6说明根据本公开的一些实施例的监测静电荷的流程图。
18.图7a到图7f说明根据本公开的一些实施例的形成半导体结构的剖面图。
具体实施方式
19.以下揭露提供用于实施所提供主题的不同特征的许多不同实施例或实例。在下文描述元件及布置的特定实例以简化本公开。当然，这些仅为实例且不希望为限制性的。例如，在以下描述中，在第二构件上方或上形成第一构件可包含其中第一及第二构件形成为直接接触的实施例，且还可包含其中额外构件可形成于第一构件与第二构件之间使得第一及第二构件可不直接接触的实施例。另外，本公开可在各种实例中重复元件符号及/或字母。此重复是出于简单及清晰的目的且本身并不指示所论述的各种实施例及/或配置之间的关系。
20.此外，为便于描述，例如“在
……
下方”、“在
……
下”、“下”、“在
……
上方”、“上”、“在
……
上”及类似者的空间相对术语可在本文中用于描述一个元件或构件与图中说明的另一元件或构件的关系。除图中描绘的定向之外，空间相对术语还希望涵盖装置在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或成其它定向)且因此可同样解释本文中使用的空间相对描述符。
21.如本文中使用，例如“第一”、“第二”及“第三”的术语描述各种元件、组件、区、层及/或区段，但此类元件、组件、区、层及/或区段不应受此类术语限制。此类术语仅可用于将一个元件、组件、区、层或区段与另一元件、组件、区、层或区段区分。例如“第一”、“第二”及“第三”的术语在本文中使用时并不暗示序列或顺序，除非上下文有明确指示。
22.一些mems装置(例如陀螺仪、麦克风薄膜、压力传感器、超声波传感器或类似者)包括其中具有极低压力的密封腔室或腔，且因此mems装置的可移动结构可准确地对外部刺激(例如加速度、压力或重力)作出响应。
23.在形成包含气密密封腔的mems装置时，腔可经由形成于衬底或晶片中且使用厚金属密封的小通气孔与外部气氛流体连通。然而，归因于金属裸片生长，可产生裂缝，从而引起厚金属中的微泄漏，尤其是当通气孔的临界尺寸(cd)不够小时。为了防止微泄漏的形成，小临界尺寸是确保厚金属的密封能力的一个方法，但此类小临界尺寸受蚀刻限制的约束。例如，衬底或晶片可具有大于约170μm的厚度，而通气孔可具有小于1μm的宽度；在此深宽比
下蚀刻穿过衬底或晶片是困难的。
24.归因于上述限制，尝试通过深硅干式蚀刻操作(例如深反应离子蚀刻)来减小通气孔的临界尺寸可能无法防止金属沉积操作期间的裂缝的形成，且真空密封可能失效。
25.此外，在厚金属密封操作期间，归因于金属溅镀工具的限制，腔内的压力是不可调谐的；因此，腔压力大体上受限于高真空水平，此使mems装置的潜在应用变窄。
26.因此，本公开提供包含用于密封衬底的贯穿孔的共晶密封结构的半导体结构，其中此密封结构不受贯穿孔的临界尺寸的约束，且在共晶密封结构的形成期间，连接到贯穿孔的腔中的压力是可调谐的。
27.图1说明根据本公开的一些实施例的包含密封结构的半导体结构。如图1中展示，半导体包含第一衬底10、半导体层11、第二衬底20及共晶密封结构30。半导体层11在第一衬底10上方。第二衬底20在半导体层11上方。共晶密封结构30在第二衬底20上。
28.在一些实施例中，第一衬底10是硅衬底或硅晶片。在一些实施例中，第一衬底10可由另一半导体材料制成，例如锗、钻石或类似者。替代地，还可使用化合物材料，例如硅锗、碳化硅、砷化镓、砷化铟、磷化铟、碳化硅锗、磷化镓砷、磷化镓铟、其组合及类似者。另外，第一衬底10可包含绝缘体上覆硅(silicon-on-insulator)(soi)衬底。一般来说，soi衬底包含半导体材料层，例如外延硅、锗、硅锗、soi、绝缘体上覆硅锗(silicon germanium on insulator)(sgoi)或其组合。第一衬底10可掺杂有p型掺杂物，例如硼、氟化硼、铝、镓或类似者。替代地，衬底可掺杂有n型掺杂物，例如磷、砷、锑或类似者。
29.放置于第一衬底10上方的半导体层11可为包含至少部分穿过半导体层11的腔12的处置层。在一些实施例中，腔12暴露第一衬底10的顶表面10a。
30.如图2中展示，在其它实施例中，腔12可从半导体层11的顶表面11a向下延伸到腔底部12b，使得半导体层11的薄部分保留在腔底部12b与第一衬底10的顶表面10a之间。腔12的深度可确定薄部分的厚度，所述厚度继而确定压力传感器的全尺度压力范围。
31.在一些实施例中，半导体层11具有大体上垂直或正交于第一衬底10的顶表面10a的内部侧壁110。
32.在一些实施例中，第二衬底20接合在半导体层11上。将第二衬底20接合到半导体层11可致使腔12成为腔室。在一些实施例中，第二衬底20是硅衬底或硅晶片。在一些实施例中，第二衬底20可由其它半导体材料制成。另外，第二衬底20可包含绝缘体上覆硅(soi)衬底。一般来说，soi衬底包含半导体材料层，例如外延硅、锗、硅锗、soi、绝缘体上覆硅锗(sgoi)或其组合。在一些实施例中，第二衬底20可相同于第一衬底10。
33.在一些实施例中，第二衬底20包含第一贯穿孔21及第二贯穿孔22。第一贯穿孔21及第二贯穿孔22可用于连接腔12与外部气氛，或在腔12通过共晶密封结构30密封之前允许腔12与外部气氛流体连通。在一些实施例中，第一贯穿孔21及第二贯穿孔22的宽度可在介于约0.3μm与约0.8μm之间的范围内。第一贯穿孔21及第二贯穿孔22的宽度的下限与第二衬底20的厚度有关。在一些实施例中，第二衬底20的厚度在介于约170μm与约180μm之间的范围内；孔的较高深宽比可导致装置形成的难度增加。在一些实施例中，第一贯穿孔21及第二贯穿孔22可被称为通气孔、开口、槽、沟道或类似者。
34.在一些实施例中，第一贯穿孔21及第二贯穿孔22的宽度的上限可通过使用本公开的共晶密封结构而增加。即，密封图案的蚀刻窗(例如，第一贯穿孔21及第二贯穿孔22)可不
限于宽度小于0.8μm的小通气孔或孔，而是可归因于共晶金属的性质而为宽度为几微米的多个较大通气孔或孔。一般来说，较宽蚀刻窗可有利于工艺稳健性。
35.在一些实施例中，半导体层11可进一步包含在半导体层11的顶表面11a处的邻近于腔12的第一沟槽13及第二沟槽14。第一沟槽13及第二沟槽14中的每一者的底表面高于腔底部12b。在此类实施例中，腔12可通过由第一沟槽13及第一贯穿孔21以及由第二沟槽14及第二贯穿孔22形成的连接路径连接到外部气氛或可与外部气氛流体连通。换句话说，第一沟槽13及第二沟槽14形成为用于空气流动的微沟道。
36.在一些实施例中，从俯视图视角来看，腔12未与第一贯穿孔21及第二贯穿孔22重叠。例如，第一贯穿孔21及第二贯穿孔22可靠近半导体层11的内部侧壁110对称地布置。如图3中展示，在其它实施例中，第一贯穿孔21及第二贯穿孔22可直接布置于腔12上方，而未使用第一沟槽13及第二沟槽14作为孔与腔12之间的微沟道。
37.在本公开中，腔12通过覆盖第一及第二贯穿孔21、22的共晶密封结构30密封。在一些实施例中，共晶密封结构30包含第一金属层31及共晶接合在第一金属层31上的第二金属层32。第一金属层31及第二金属层32的材料可在共晶温度下扩散到彼此中以形成可防止泄漏的共晶区。在一些实施例中，共晶密封结构30可包含铝(al)、锗(ge)、铜(cu)、金(au)、锡(sn)、铟(in)、铅(pb)或钯(pd)。例如，用于形成第一金属层31及第二金属层32的材料可以al/ge、au/sn、in/pd、pb/sn、cu/sn或类似者的组合组。其它组合还可用于形成共晶合金。
38.在一些实施例中，第一金属层31的厚度小于第二金属层32的厚度。一般来说，第一金属层31的体积与第二金属层32的体积的比率取决于它们的材料的共晶性质。在一些实施例中，第一金属层31的体积小于第二金属层32的体积。在一些实施例中，第一金属层31通过第二金属层32侧向包围。
39.在一些实施例中，第一金属层31及第二金属层32的材料可互换。例如，当使用au/sn组时，金属层中的一者可由铝制成，而另一金属层可由锡制成，或反之亦然。
40.如图4a (其是图1中的区a的放大图)中展示，在一些实施例中，第一金属层31的一部分延伸到第一贯穿孔21中。第一金属层31的部分可沿着第一贯穿孔21的内表面从第二衬底20的顶表面延伸到第一贯穿孔21，且因此第一金属层31的靠近第一贯穿孔21的内表面的一部分可具有比第一金属层31的远离第一贯穿孔21的内表面的部分大的厚度。即，第一金属层31可包含在第一贯穿孔21中的向内弯曲。在一些实施例中，第一金属层31还包含在第二贯穿孔22中的向内弯曲。
41.在一些实施例中，第一金属层31包含在第一金属层31的顶表面31a处的突出部310。在一些实施例中，突出部310可与第二衬底20的第一贯穿孔21及第二贯穿孔22重叠。突出部310的高度小于具有平坦表面的第一金属层31的一部分的厚度。在一些实施例中，共晶密封结构30可包含靠近第一金属层31与第二金属层32之间的界面的共晶区320。在一些实施例中，共晶区320可包含以共晶状态连接或经由共晶接合或共晶焊接形成的第一金属层31的材料及第二金属层32的材料。即，共晶区320是两种或更多种金属的组合允许在特定温度下从固态直接转变为液态或反之亦然而不经过两相平衡之处。金属可在共晶温度下扩散到彼此中，其中共晶温度远低于接合工艺中涉及的金属的熔融温度。因此，在本公开的一些实施例中，第二衬底20的贯穿孔、通气孔、开口、槽或沟道可从第二衬底20的顶表面20a密封，借此确保第一衬底10与第二衬底20之间的腔12的气密性。
42.如图4b中展示，在一些实施例中，第一金属层31大体上通过第二金属层32覆盖，而第一金属层31的第一侧壁31b从第二金属层32暴露。例如，第一金属层31的第一侧壁31b可对准到第二金属层32的第二侧壁32b；因此，在此类实施例中，从剖面视角来看，共晶密封结构30的侧向表面30b大体上具有连续线。如图4c中展示，在其它实施例中，第二金属层32放置于第一金属层31上以形成与第一贯穿孔21重叠的共晶区320，且在第一金属层31的宽度小于第二金属层32的宽度的情况中，第一金属层31可由第二金属层32部分覆盖。
43.根据图1到图3中展示的实施例，本公开可提供包含堆叠衬底或晶片及形成于其中的腔的半导体结构，且此半导体结构可用于mems装置中，例如压力传感器。因此，如图5a到图5c中说明，具有高或超高真空密封要求的压力传感器可包含本公开中提供的半导体结构。图5a是在未通过共晶密封结构密封贯穿孔的情况下形成的压力传感器的俯视图，而图5b是其中贯穿孔经密封的压力传感器的俯视图。图5c是沿着线bc的图5b中的压力传感器的剖面图。
44.在一些实施例中，压力传感器50可包含半导体堆叠60及其中的腔12。半导体堆叠60可通过堆叠多个衬底或晶片(例如先前实施例中展示的第一及第二衬底10、20)而形成，在图5c中省略半导体堆叠60中的多个衬底或晶片之间的接合表面。可根据堆叠衬底的轮廓在半导体堆叠60中形成腔12。半导体堆叠60可包含在半导体堆叠60的第一表面60a处的多个贯穿孔21、22，其中贯穿孔21、22连接到腔12或与腔12流体连通。多个共晶密封结构30可放置于半导体堆叠60上且覆盖多个贯穿孔21、22以用于密封腔12。共晶密封结构30中的每一者包含第一金属层31及共晶接合在第一金属层31上的第二金属层32。第一金属层31及第二金属层32的特征相同于先前实施例的特征，且为简洁起见，此处省略重复描述。
45.如图5a中展示，在一些实施例中，从俯视图视角来看，多个贯穿孔21、22包围腔12分布。在一些实施例中，半导体堆叠60包含在内部的多个微沟道13'、14'以用于将腔12连接到多个贯穿孔21、22。在一些实施例中，压力传感器50进一步包含在第一表面50a上的多个导电垫51。导电垫51用于提供电引出线。
46.图6说明根据本公开的一些实施例的制作半导体结构的流程图。在一些实施例中，方法包含操作701：接收具有顶表面的第一衬底；操作702：在第一衬底上方形成半导体层；操作703：在半导体层的顶表面处形成腔；操作704：在第一衬底上方接合第二衬底以覆盖半导体层，其中第二衬底具有连接到半导体层的腔的贯穿孔；及操作705：在第二衬底上形成共晶密封结构以覆盖贯穿孔。
47.参考图7a及图7b，在于第一衬底10上方形成半导体层11及形成腔12的操作中，在一些实施例中，可将半导体材料(例如锗(ge)、硅(si)、硅锗(sige)或类似者)毯覆式沉积于第一衬底10的顶表面10a上，且可通过回蚀操作形成腔12。在一些实施例中，多个半导体块可接合到顶表面10a，且可经布置以形成腔12。在一些实施例中，半导体层11是第一衬底10的上部，且可通过图案化第一衬底10的上部而形成腔12。在一些实施例中，半导体层11是由第一衬底10及第二衬底20夹置的另一衬底或晶片，其中通过图案化此衬底而形成腔12。
48.参考图7c，在一些实施例中，可在半导体层11的顶表面11a处邻近于腔12形成第一沟槽13及第二沟槽14。第一沟槽13及第二沟槽14是用作微沟道的浅沟槽。
49.参考图7d，在一些实施例中，第二衬底20可接合在第一衬底10上方。第二衬底20可与第一衬底10上方的半导体层11接触。在一些实施例中，通过共晶接合将第二衬底20接合
在半导体层11上。第二衬底20可在接合在半导体层11上之前包含多个贯穿孔21、22。
50.归因于将第二衬底20接合在第一衬底10上方，贯穿孔21、22可直接连接到腔12；例如，从俯视图视角来看，贯穿孔21、22可与腔12重叠。在其它实施例中，第一沟槽13及第二沟槽14的敞开侧通过第二衬底20覆盖，且贯穿孔21、22与第一沟槽13及第二沟槽14重叠，因此第一沟槽13及第二沟槽14可经形成具有用于连接贯穿孔21、22及腔12之前述微沟道。在一些实施例中，可在将第二衬底20接合在第一衬底10上方之后形成第一贯穿孔21及第二贯穿孔22。
51.在一些实施例中，第一贯穿孔21及第二贯穿孔22的临界尺寸(cd)可大于约0.3μm，这是因为第二衬底20的厚度可在介于约170μm与约180μm之间的范围内。一般来说，较小贯穿孔可更容易被密封；然而，临界尺寸的缩减受蚀刻能力的限制，且因此，本公开使用共晶密封结构来密封，而非尝试通过减小贯穿孔的临界尺寸来改进密封性能。
52.在一些实施例中，在于第二衬底20上形成共晶密封结构以覆盖第一贯穿孔21及第二贯穿孔22之前，可使腔12处于低或极低压力状态。例如，可经由通过贯穿孔气密密封腔12而制成绝对压力传感器，且腔12中的压力可低于几毫托，例如，大约25毫托。
53.参考图7e，在一些实施例中，可将第一金属层31放置于第一贯穿孔21及第二贯穿孔22上方，且可将第二金属层32放置于第一金属层31上方。由于本公开利用随后形成的共晶金属的性质来密封腔12，所以第一金属层31本身的性质可不约束第一贯穿孔21及第二贯穿孔22的临界尺寸。因此，在一些实施例中，第一贯穿孔21及第二贯穿孔22的宽度可大于几微米，例如，在从约1μm到约3μm的范围内。
54.在一些实施例中，第一金属层31及第二金属层32的材料可包含铝(al)、锗(ge)、铜(cu)、金(au)、锡(sn)、铟(in)、铅(pb)或钯(pd)。例如，用于形成第一金属层31及第二金属层32的材料可组或组合为al/ge、au/sn、in/pd、pb/sn、cu/sn或类似者。所选材料的顺序可颠倒，例如，第一金属层31及第二金属层32可由au/sn或sn/au的组合制成。在一些实施例中，第一金属层31及第二金属层32的质量是基于金属的共晶性质；例如，第一金属层31可为在共晶密封结构的约18重量％到22重量％的范围内的锡，而第二金属层32可为在共晶密封结构的约78重量％到82重量％的范围内的金。在一些实施例中，为了确保如图4a中展示的共晶区320可适当地密封腔，第一金属层31不仅通过第二金属层32覆盖，而且通过第二金属层32侧向包围。
55.参考图7f，在一些实施例中，在共晶温度下使第一金属层31及第二金属层32退火。共晶温度与第一金属层31及第二金属层32的共晶性质有关。例如，当利用al/ge时，共晶温度可在介于约420摄氏度与约430摄氏度之间的范围内，或当利用au/sn时，共晶温度可在介于约280摄氏度与约300摄氏度之间的范围内。通过在共晶温度下使第一金属层31及第二金属层32退火，两种金属可扩散到彼此且借此形成共晶区320以有效地防止微泄漏形成于密封结构中。在一些实施例中，第一金属层31可在退火操作期间填充第一贯穿孔21及第二贯穿孔22(此因第一金属层31在共晶温度下的增强的流动性引起)，且借此贯穿孔中的每一者的内表面的一部分可通过第一金属层31覆盖。此外，在第一金属层31在退火操作期间略微填充其下方的第一贯穿孔21及第二贯穿孔22时，归因于流动性方向，可形成与第一贯穿孔21及第二贯穿孔22重叠的突出部310(如先前在图4a到图4c中展示)。例如，第一金属层31可趋于朝向第一金属层31的中心移动，且因此略微改变第一金属层31的上轮廓。
56.此外，本公开中的退火操作可在退火炉中实施，且因此可通过控制退火炉中的气体压力来调谐腔中的压力。换句话说，腔压力可针对更多应用进行调谐。另外，经由退火，可在共晶金属工艺期间有效地移除原生氧化物，且因此具有共晶密封结构的半导体结构可提供更好性能。
57.根据本公开，揭示一种半导体结构及其制作方法。总而言之，所揭示半导体结构包含共晶密封结构，所述共晶密封结构可通过使用共晶金属方案来改进腔密封性能且满足密封腔结构的不同用途中的不同腔压力要求。
58.在一个示范性方面中，提供一种半导体结构。所述半导体结构包含第一衬底、半导体层、第二衬底及共晶密封结构。所述半导体层在所述第一衬底上方。所述半导体层具有至少部分穿过所述半导体层的腔。所述第二衬底在所述半导体层上方。所述第二衬底具有贯穿孔。所述共晶密封结构在所述第二衬底上且覆盖所述贯穿孔。所述共晶密封结构包括第一金属层及共晶接合在所述第一金属层上的第二金属层。
59.在另一示范性方面中，提供一种半导体结构。所述半导体结构包含半导体堆叠、腔、多个贯穿孔及多个共晶密封结构。所述半导体堆叠具有第一表面。所述腔在所述半导体堆叠中。所述多个贯穿孔在所述半导体堆叠的所述第一表面处且连接到所述腔。所述多个共晶密封结构在所述半导体堆叠上且覆盖所述多个贯穿孔以用于密封所述腔。所述共晶密封结构中的每一者包括第一金属层及共晶接合在所述第一金属层上的第二金属层。
60.在又一示范性方面中，提供一种用于制作半导体结构的方法。所述方法包含如下操作。接收具有顶表面的第一衬底。在所述第一衬底上方形成半导体层。在所述半导体层的所述顶表面处形成腔。将第二衬底接合在所述第一衬底上方以覆盖所述半导体层。所述第二衬底具有连接到所述半导体层的所述腔的贯穿孔。在所述第二衬底上形成共晶密封结构以覆盖所述贯穿孔。所述共晶密封结构包括第一金属层及共晶接合在所述第一金属层上的第二金属层。
61.前文概述数项实施例的结构，使得所属领域的技术人员可更好理解本公开的方面。所属领域的技术人员应了解，其可容易使用本公开作为设计或修改其它工艺及结构用于实行本文中介绍的实施例的相同目的及/或实现其相同优点的基础。所属领域的技术人员还应认识到，此类等效构造不脱离本公开的精神及范围，且其可在不脱离本公开的精神及范围的情况下在本文中进行各种改变、替换及更改。
62.符号说明
63.10:第一衬底
64.10a:顶表面
65.11:半导体层
66.11a:顶表面
67.12:腔
68.12b:腔底部
69.13:第一沟槽
70.13':微沟道
71.14:第二沟槽
72.14':微沟道
73.20:第二衬底
74.20a:顶表面
75.21:第一贯穿孔
76.22:第二贯穿孔
77.30:共晶密封结构
78.30b:侧向表面
79.31:第一金属层
80.31a:顶表面
81.31b:第一侧壁
82.32:第二金属层
83.32b:第二侧壁
84.50:压力传感器
85.50a:第一表面
86.51:导电垫
87.60:半导体堆叠
88.60a:第一表面
89.110:内部侧壁
90.310:突出部
91.320:共晶区
92.701:操作
93.702:操作
94.703:操作
95.704:操作
96.705:操作
97.a:区。
技术特征：
1.一种半导体结构，其包括：第一衬底；半导体层，其在所述第一衬底上方，所述半导体层具有至少部分穿过所述半导体层的腔；第二衬底，其在所述半导体层上方，所述第二衬底具有贯穿孔；及共晶密封结构，其在所述第二衬底上且覆盖所述贯穿孔；其中所述共晶密封结构包括第一金属层及共晶接合在所述第一金属层上的第二金属层。2.根据权利要求1所述的半导体结构，其中所述第一金属层的一部分延伸到所述贯穿孔中。3.根据权利要求1所述的半导体结构，其中所述第一金属层具有在所述第一金属层的顶表面处的突出部。4.根据权利要求1所述的半导体结构，其中所述半导体层进一步包括邻近于至少部分穿过所述半导体层的所述腔的沟槽，其中所述沟槽的底表面高于所述腔的底表面。5.一种半导体结构，其包括：半导体堆叠，其具有第一表面；腔，其在所述半导体堆叠中；多个贯穿孔，其在所述半导体堆叠的所述第一表面处且连接到所述腔；及多个共晶密封结构，其在所述半导体堆叠上且覆盖所述多个贯穿孔以用于密封所述腔；其中所述共晶密封结构中的每一者包括第一金属层及共晶接合在所述第一金属层上的第二金属层。6.根据权利要求5所述的半导体结构，其中从俯视图视角来看，所述多个贯穿孔包围所述腔。7.根据权利要求6所述的半导体结构，其进一步包括在半导体堆叠中的多个微沟道以用于连接所述腔及所述多个贯穿孔。8.根据权利要求5所述的半导体结构，其中从俯视图视角来看，所述多个贯穿孔与所述腔重叠。9.一种用于制作半导体结构的方法，其包括：接收具有顶表面的第一衬底；在所述第一衬底上方形成半导体层；在所述半导体层的所述顶表面处形成腔；将第二衬底接合在所述第一衬底上方以覆盖所述半导体层，其中所述第二衬底具有连接到所述半导体层的所述腔的贯穿孔；及在所述第二衬底上形成共晶密封结构以覆盖所述贯穿孔；其中所述共晶密封结构包括第一金属层及共晶接合在所述第一金属层上的第二金属层。10.根据权利要求9所述的方法，其中形成所述共晶密封结构包括：在所述第二衬底上形成所述第一金属层以覆盖所述贯穿孔；
在所述第一金属层上方形成所述第二金属层；及在共晶温度下使所述第一金属层及所述第二金属层退火。
技术总结
本发明实施例涉及半导体结构及其制作方法。本发明实施例提供一种半导体结构。所述半导体结构包含第一衬底、半导体层、第二衬底及共晶密封结构。所述半导体层在所述第一衬底上方。所述半导体层具有至少部分穿过所述半导体层的腔。所述第二衬底在所述半导体层上方。所述第二衬底具有贯穿孔。所述共晶密封结构在所述第二衬底上且覆盖所述贯穿孔。所述共晶密封结构包括第一金属层及共晶接合在所述第一金属层上的第二金属层。本发明实施例还提供一种用于制作半导体结构的方法。用于制作半导体结构的方法。用于制作半导体结构的方法。
