半导体装置及其形成方法与流程
1.本发明实施例涉及一种半导体装置及其形成方法。
背景技术：
2.微机电系统(microelectromechanical system，mems)是一种在集成芯片上整合小型化机械及机电元件的技术。mems装置常常利用微制作技术来制成。近年来，mems装置已获得广泛的应用范围。举例来说，在手机(例如，加速度计、陀螺仪、数字罗盘)、扬声器、麦克风、压力传感器、微流体元件(例如，阀门、泵)、光学开关(例如，镜子)、成像装置(例如，微机械超声换能器(micromachined ultrasonic transducer，mut))等中会到mems装置。
技术实现要素：
3.本发明实施例提供一种半导体装置，其包括：衬底、空腔以及微机电系统层。空腔设置在衬底中。微机电系统层设置在衬底之上，其中：微机电系统层包括设置在空腔之上的可移动膜片；可移动膜片包括中心区及外围区；可移动膜片在可移动膜片的中心区中是平的；且可移动膜片在可移动膜片的外围区中是波纹状的。
4.本发明实施例提供一种半导体装置，其包括：衬底、空腔以及微机电系统层。空腔设置在衬底中。微机电系统层设置在衬底之上，其中：微机电系统层包括设置在空腔之上的可移动膜片；可移动膜片具有平的部分及波纹状部分；且可移动膜片的波纹状部分在侧向上环绕可移动膜片的平的部分。
5.本发明实施例提供一种形成半导体装置的方法，方法包括：在衬底中形成多个波纹状沟槽；在衬底之上形成介电层，且介电层对多个波纹状沟槽进行衬垫；在介电层之上且在多个波纹状沟槽中形成微机电系统层；在微机电系统层中形成多个波纹状槽；在微机电系统层中形成膜片开口，其中膜片开口被形成为使得多个波纹状沟槽及多个波纹状槽设置在膜片开口之间；以及在衬底中形成空腔，其中空腔被形成为使得膜片开口设置在空腔的侧壁之间。
附图说明
6.结合附图阅读以下详细说明，会最好地理解本公开的各方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。
7.图1示出信号失真得到改善的半导体装置的一些实施例的剖视图。
8.图2示出图1所示半导体装置的可移动膜片的一些实施例的放大剖视图。
9.图3示出图1所示半导体装置的一些其他实施例的剖视图。
10.图4示出图1所示半导体装置的一些实施例的简化布局图。
11.图5示出图1所示半导体装置的一些实施例的简化布局图。
12.图6示出图1所示半导体装置的可移动膜片的一些其他实施例的剖视图。
13.图7到图18示出形成信号失真得到改善的半导体装置的方法的一些实施例的一系列剖视图。
14.图19示出形成信号失真得到改善的半导体装置的方法的一些实施例的流程图。
具体实施方式
15.现将参照图式阐述本公开，其中在所有图式中相同的参考编号用于指代相同的元件，且其中所示结构未必按比例绘制。应理解，此详细说明及对应的图不以任何方式限制本公开的范围，且详细说明及图仅提供几个实例来示出可表现本发明概念的一些方式。
16.本公开提供用于实施此公开的不同特征的许多不同的实施例或实例。以下阐述组件及排列的具体实例，以简化本公开。当然，这些仅为实例，而不旨在进行限制。举例来说，在以下说明中，在第二特征之上或第二特征上形成第一特征可包括其中第一特征与第二特征被形成为直接接触的实施例，且亦可包括其中在第一特征与第二特征之间可形成有附加特征，从而使得第一特征与第二特征可能不直接接触的实施例。另外，本公开可在各种实例中重复使用参考编号和/或字母。此种重复使用是出于简单及清晰的目的，且其本身并不指示所论述的各种实施例和/或配置之间的关系。
17.此外，为易于说明，本文中可能使用例如“在
…
之下(beneath)”、“在
…
下方(below)”、“下部的(lower)”、“在
…
上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的定向外还囊括装置在使用或操作中的不同定向。装置可具有其他定向(旋转90度或处于其他定向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。
18.在一些实施例中，集成芯片包括微机电系统(mems)装置(例如，mems扬声器)。mems扬声器包括衬底及设置在衬底之上的mems层。空腔设置在衬底中。mems层包括上覆在空腔上的可移动膜片(movable diaphragm)。典型地，可移动膜片是平的可移动膜片(例如，可移动膜片跨越整个可移动膜片是平的)。致动装置(例如，压电装置)被配置成响应于电信号而使可移动膜片发生移动，从而使mems扬声器输出一定范围的声音(例如，介于约20赫兹(hz)与约20,000hz之间)。举例来说，对于输出所述范围的声音的mems扬声器，致动装置以不同的频率向平的可移动膜片施加力，从而以对应的频率使平的可移动膜片振荡。
19.mems扬声器面临的一个挑战是信号失真(例如，音频失真(audio distortion))。平的可移动膜片是音频失真(例如，mems扬声器所输出的声音的失真)的一个来源。平的可移动膜片由于平的可移动膜片的形状引起高频范围(例如，介于约1,000hz与约20,000hz之间)的共振失真而引起音频失真(例如，非平的(non-flat)频率响应)。举例来说，为了使mems扬声器以给定的输出电平(例如，65db)输出所述范围的声音，所施加的力需要跨越对应的频率以相同的振幅使平的可移动膜片震荡。换句话说，如果所施加的力使得平的可移动膜片跨越对应的频率上以不同的振幅振荡，则mems扬声器将不期望地以不同的输出电平输出所述范围的声音，从而导致音频失真。
20.更具体来说，当输出特定声音(例如，高频范围中的声音)时，致动装置周期性地向平的可移动膜片提供力，所述力以特定频率使平的可移动膜片振荡，从而使得mems扬声器输出特定声音。由于平的可移动膜片的形状，所述特定频率等于或接近平的可移动膜片的固有频率(natural frequency)。因此，当振荡力以特定频率施加到平的可移动膜片时，与
当以其他频率(例如，低于约1,000hz的频率)向平的可移动膜片施加相同的力时相比，平的可移动膜片将以更高的振幅(例如，由于相长干涉)振荡。因此，由于平的可移动膜片的形状，mems扬声器可能在高频范围中具有差的音频失真(例如，高的音频失真)。
21.本技术的各种实施例涉及信号失真(例如，音频失真)得到改善的(例如，降低的)一种半导体装置(例如，mems扬声器)。半导体装置包括设置在衬底中的空腔。mems层设置在衬底之上。mems层包括设置在空腔之上的可移动膜片。可移动膜片包括中心区及外围区。可移动膜片在可移动膜片的中心区中是平的，且可移动膜片在可移动膜片的外围区中是波纹状的(corrugated)。
22.可移动膜片的波纹状部分充当阻尼元件(dampening element)，所述阻尼元件会减少和/或限制可移动膜片的平的部分的震荡。由于可移动膜片的波纹状部分充当阻尼元件，因此可移动膜片的波纹状部分可减小可移动膜片的平的部分的振幅跨越(例如，通过致动装置)驱动平的可移动膜片的频率的范围的变化。因此，本技术的半导体装置(例如，mems扬声器)在高频范围(例如，介于约1,000hz与约20,000hz之间)中信号失真(例如，音频失真)可得到改善(例如，降低)。
23.图1示出信号失真得到改善的半导体装置102的一些实施例的剖视图100。
24.如图1所示剖视图100中所示，半导体装置102(例如，微机电系统(mems)装置)包括衬底104。衬底104包含任何类型的半导体本体(例如，单晶硅/互补金属氧化物(complementary metal oxide silicon，cmos)块、锗(ge)、硅锗(sige)、砷化镓(gaas)、绝缘体上硅(silicon on insulator，soi)等)。衬底104可为经掺杂的(例如掺杂有n型或p型掺杂剂)或未经掺杂的(例如本征的)。在一些实施例中，衬底104可被称为半导体衬底104。衬底104具有背侧104b及与衬底104的背侧104b相对的前侧104f。
25.在衬底104中设置有空腔106。空腔106从衬底104的背侧104b延伸到衬底104中。在一些实施例中，空腔106具有斜角(angled)侧壁。在此种实施例中，空腔106的侧壁与衬底的背侧104b之间的角度可为钝角或锐角。在其他实施例中，空腔106的侧壁可为实质上垂直的(例如，以实质上直角从衬底104的背侧104b延伸)。在一些实施例中，空腔106的侧壁可为实质上直的。在其他实施例中，空腔106的侧壁可为圆的。
26.在衬底104的前侧104f之上设置有微机电系统(mems)层108。mems层108可为或包含例如半导体材料(例如，多晶硅、非晶硅、单晶硅、sige、ge等)、金属(例如，铝(al)、铜(cu)、铝铜(alcu))、氧化物(例如，二氧化硅(sio2))、氮化物(例如，氮化硅(sin))、氮氧化物(例如，氮氧化硅(sio
x
ny))、适合作为mems层的一些其他材料、或前述材料的组合。在一些实施例中，mems层108是多晶硅。
27.在一些实施例中，在mems层108与衬底104之间设置有第一介电层110。在其他实施例中，省略第一介电层110。第一介电层110可为或包含例如氧化物(例如sio2)、氮化物(例如sin)、氮氧化物(例如sio
x
ny)、一些其他介电材料、或前述材料的组合。在一些实施例中，第一介电层110是二氧化硅(sio2)。
28.mems层108包括可移动膜片112。可移动膜片112包括mems层108的平的部分114及mems层108的波纹状部分116。mems层108的平的部分114设置在可移动膜片112的中心区118中。在一些实施例中，mems层108的平的部分114被称为可移动膜片112的平的部分114(例如，由于可移动膜片112包括mems层108的平的部分114)。
29.mems层108的波纹状部分116设置在可移动膜片112的外围区120中。在一些实施例中，mems层108的波纹状部分116被称为可移动膜片112的波纹状部分116(例如，由于可移动膜片112包括mems层108的波纹状部分116)。在一些实施例中，可移动膜片112的外围区120在侧向上环绕可移动膜片112的中心区118。在此种实施例中，可移动膜片112的外围区120可以闭环路径在侧向上围绕可移动膜片112的中心区118延伸。在其他实施例中，可移动膜片112的外围区120包括设置在可移动膜片112的中心区118的相对侧上的第一部分与第二部分。
30.在一些实施例中，mems层108的平的部分114界定可移动膜片112的中心区118。换句话说，mems层108的平的部分114的边界界定可移动膜片112的中心区118的边界。在又一些实施例中，mems层108的波纹状部分116界定可移动膜片112的外围区120。换句话说，mems层108的波纹状部分116的边界界定可移动膜片112的外围区120的边界。举例来说，在其中mems层108的平的部分114界定可移动膜片112的中心区118、mems层108的波纹状部分116界定可移动膜片112的外围区120以及可移动膜片112的外围区120在侧向上环绕可移动膜片112的中心区118的实施例中，mems层108的波纹状部分116在侧向上环绕mems层108的平的部分114。
31.mems层108的平的部分114具有上表面及底表面。mems层108的平的部分114的上表面及底表面二者在mems层108的波纹状部分116的相对侧之间连续地延伸。在一些实施例中，mems层108的平的部分114的底表面及上表面是实质上平坦的。
32.在一些实施例中，mems层108的波纹状部分116的内边界由其中mems层108的底表面126从mems层108的平的部分114的底表面以一角度延伸的点界定。换句话说，其中mems层108的底表面126从mems层108的平的部分114的底表面以一角度延伸的点界定其中mems层108的平的部分114结束且mems层108的波纹状部分116开始的点。在一些实施例中，mems层108的底表面126是斜角的，如图1所示剖视图100中所示。在其他实施例中，mems层108的底表面126是实质上垂直的。在一些实施例中，mems层108的底表面126被称为可移动膜片112的底表面126。
33.mems层108的波纹状部分116包括一个或多个脊(ridge)122及一个或多个槽(groove)124。举例来说，mems层108的波纹状部分116包括第一脊122a、第二脊122b、第三脊122c、第一槽124a及第二槽124b。所述一个或多个脊122及所述一个或多个槽124从mems层108的平的部分114到可移动膜片112的第一外侧壁128交替。举例来说，第一脊122a最靠近mems层108的平的部分114设置，第三脊122c最靠近可移动膜片112的第一外侧壁128设置，第二脊122b设置在第一脊122a与第三脊122c之间，第一槽124a设置在第一脊122a与第二脊122b之间(例如，直接位于第一脊122a与第二脊122b之间)，且第二槽124b设置在第二脊122b与第三脊122c之间(例如，直接位于第二脊122b与第三脊122c之间)。
34.在一些实施例中，在mems层108之上设置有第二介电层130。第二介电层130可为或包含例如氧化物(例如sio2)、氮化物(例如sin)、氮氧化物(例如sio
x
ny)、一些其他介电材料、或前述材料的组合。在一些实施例中，第二介电层130是二氧化硅(sio2)。在又一些实施例中，第一介电层110与第二介电层130包含相同的材料(例如，sio2)。
35.在mems层108之上设置有一个或多个致动装置132。致动装置132被配置成响应于接收到电信号而使可移动膜片112发生移动。更具体来说，在一些实施例中，半导体装置102
是mems扬声器。在此种实施例中，致动装置132被配置成响应于接收到电信号而使可移动膜片发生移动，从而使得可移动膜片112输出声波(例如，声音)。换句话说，致动装置132被配置成响应于接收到电信号而使可移动膜片112发生移动，从而使得半导体装置102输出一定范围的声音(例如，介于约20赫兹(hz)与约20,000hz之间)。举例来说，为了使半导体装置102输出一定范围的声音，致动装置132以不同的频率向可移动膜片112施加力，从而以对应的频率使可移动膜片112震荡。
36.mems层108的波纹状部分116充当阻尼元件，所述阻尼元件会减少和/或限制mems层108的平的部分114的振荡。由于mems层108的波纹状部分116充当阻尼元件，因此mems层108的波纹状部分116可减小mems层108的平的部分114的振幅跨越驱动(例如，通过致动装置132驱动)可移动膜片112的频率的范围的变化。因此，由于半导体装置102(例如，mems扬声器)包括可移动膜片112，因此半导体装置102可在高频范围中(例如，介于约1,000hz与约20,000hz之间)具有良好的信号失真(例如，低音频失真)。
37.在一些实施例中，致动装置132是压电致动装置，如图1所示剖视图100中所示。在此种实施例中，致动装置132包括下电极134、上覆在下电极134上的压电结构136及上覆在压电结构136上的上电极138。下电极134可为或包含例如铂(pt)、钛(ti)、铜(cu)、金(au)、铝(al)、锌(zn)、锡(sn)、一些其他导电材料、或前述材料的组合。压电结构136可包含例如锆钛酸铅(pzt)、氧化锌(zno)、钛酸钡(batio3)、铌酸钾(knbo3)、钠-钨-氧化物(na2wo3)、钡-钠-铌-氧化物(ba2nanb5o5)、铅-钾-铌-氧化物(pb2knb5o
15
)、硅酸镧(la3ga5sio
14
)、磷酸镓(gapo4)、锂-铌-氧化物(linbo3)、钽酸锂(litao3)、一些其他压电材料、或前述材料的组合。上电极138可为或包含例如铂(pt)、钛(ti)、铜(cu)、金(au)、铝(al)、锌(zn)、锡(sn)、一些其他导电材料、或前述材料的组合。在一些实施例中，下电极134与上电极138包含相同的材料(例如，pt)。尽管图1所示剖视图100将致动装置132示出为压电致动装置，但应理解，半导体装置102可包括被配置成使可移动膜片112发生移动的其他类型的致动装置(例如，静电致动器、热致动器、磁致动器等)。
38.在一些实施例中，致动装置132可在侧向上环绕可移动膜片112，如图1所示剖视图100中所示。在此种实施例中，下电极134、压电结构136和/或上电极138可在侧向上环绕可移动膜片112。在又一些实施例中，致动装置132具有环状形布局(例如，矩形环状形状、方形环状形状、圆形环状形状、椭圆形环状形状等)。在此种实施例中，下电极134、压电结构136和/或上电极138可具有环状形布局。在一些实施例中，下电极134以闭环路径在侧向上围绕可移动膜片112延伸。在又一些实施例中，上电极138以闭环路径在侧向上围绕可移动膜片112延伸。在再一些实施例中，压电结构136以闭环路径在侧向上围绕可移动膜片112延伸。在其他实施例中，压电结构136可包括多个分立的压电结构，所述多个分立的压电结构在侧向上围绕可移动膜片112设置。在此种实施例中，下电极134及上电极138可接触所述多个分立压电结构中的每一者且以闭环路径在侧向上围绕可移动膜片112延伸。
39.在一些实施例中，致动装置132上覆在mems层108的第一部分及mems层108的第二部分上。mems层108的第一部分上覆在衬底104上。mems层108的第二部分上覆在空腔106上且设置在可移动膜片112与mems层108的第一部分之间。这样一来，mems层108的第一部分比mems层108的第二部分更有刚性。因此，通过跨越(across)压电结构136施加电压，可使压电结构136偏转(deflect)，从而使可移动膜片112发生移动(例如振荡)。在一些实施例中，
mems层108的第一部分可被称为mems层108的“固定”部分(例如，由于mems层108的第一部分相对硬(inflexible))，且mems层108的第二部分可被称为mems层108的“柔性(flexible)”部分(例如，由于mems层108的第二部分能够被致动装置132移动(例如，弯曲)。
40.图2示出图1所示半导体装置102的可移动膜片112的一些实施例的放大剖视图200。
41.如图2的剖视图200中所示，mems层108的平的部分114具有第一宽度202。在一些实施例中，第一宽度202介于约5毫米(mm)与约20mm之间。mems层108的平的部分114具有厚度204。mems层108的平的部分114的厚度204可介于约3微米(μm)与约8μm之间。mems层108的波纹状部分116具有第二宽度206。在一些实施例中，第二宽度206介于约1.5μm与约5μm之间。在一些实施例中，第一宽度202对第二宽度206的比率介于20000:1.5与1000:1之间。在一些实施例中，如果第一宽度202对第二宽度206的比率大于20000:1.5，则mems层108的波纹状部分116可能无法充分减少和/或限制(例如，抑制)mems层108的平的部分114的振荡，使得半导体装置102在高频范围中具有差的信号失真(例如，高的音频失真)。在又一些实施例中，如果第一宽度202对第二宽度206的比率小于1000:1，则半导体装置102(例如，mems扬声器)的输出电平(例如，分贝(db)电平)可小于预定阈值电平。
42.一个或多个槽124具有第一深度208。所述一个或多个槽124的第一深度208可介于约0.3μm与约1μm之间。在一些实施例中，第一深度208对mems层108的平的部分114的厚度204的比率可介于约8:0.3与3:1之间。在一些实施例中，如果第一深度208对mems层108的平的部分114的厚度204的比率大于8:0.3，则mems层108的波纹状部分116可能无法充分抑制mems层108的平的部分114的振荡，使得半导体装置102在高频范围中具有差的信号失真。在又一些实施例中，如果第一深度208对mems层108的平的部分114的厚度204的比率小于3:1，则半导体装置102的输出电平可小于预定阈值电平。
43.所述一个或多个槽124具有第三宽度210。在一些实施例中，第三宽度210介于约1.5μm与约5μm之间。在一些实施例中，如果第三宽度210小于约1.5μm，则mems层108的波纹状部分116可能无法充分抑制mems层108的平的部分114的振荡，使得半导体装置102在高频范围中具有差的信号失真。在又一些实施例中，如果第三宽度210大于大约5μm，则半导体装置102的输出电平可小于预定阈值电平。
44.mems层108的波纹状部分116可包括介于1个与约10个之间的槽124。mems层108的波纹状部分116可包括介于1个与约11个之间的脊122。在一些实施例中，如果mems层108的波纹状部分116包括少于一个槽124和/或少于一个脊122，则mems层108的波纹状部分116可能无法充分抑制mems层108的平的部分114的振荡。在又一些实施例中，如果mems层108的波纹状部分116包括多于约十个槽124和/或多于约十一个脊122，则半导体装置102的输出电平可能小于预定阈值电平。
45.在一些实施例中，所述一个或多个槽124的侧壁是斜角的，如图2的剖视图200中所示。在其他实施例中，所述一个或多个槽124的侧壁可为实质上垂直的。更具体来说，在一些实施例中，槽124的侧壁可以介于约45度与90度之间的角度α从对应的脊122的上表面延伸。在一些实施例中，可移动膜片112的第一外侧壁128为实质上垂直的，如图2的剖视图200中所示。在其他实施例中，可移动膜片112的第一外侧壁128可为斜角的。
46.在一些实施例中，所述一个或多个槽124的底表面是实质上平坦的，如图2的剖视
图200中所示。在其他实施例中，所述一个或多个槽124的底表面可为圆的。在又一些实施例中，所述一个或多个槽124的底表面可在垂直方向上设置在mems层108的平的部分114的上表面与mems层108的平的部分114的底表面之间。在一些实施例中，所述一个或多个脊122的上表面是实质上平坦的，如图2的剖视图200中所示。在其他实施例中，所述一个或多个脊122的上表面可为圆的。
47.图3示出图1所示半导体装置102的一些其他实施例的剖视图300。
48.如图3的剖视图300中所示，压电结构136在垂直方向上设置在下电极134与上电极138之间。在一些实施例中，压电结构136的相对的侧壁在侧向上设置在下电极134的相对的侧壁之间。在又一些实施例中，上电极138的相对的侧壁在侧向上设置在压电结构136的相对的侧壁之间。
49.在mems层108及所述一个或多个致动装置132之上设置有第一钝化层302。第一钝化层302可为或包含例如氧化物(例如sio2)、氮化物(例如sin)、氮氧化物(例如sio
x
ny)、氮化钛(tin)、氧化铝(al2o3)、一些其他保护材料、或前述材料的组合。在一些实施例中，第一钝化层302对第二介电层130、下电极134、压电结构136及上电极138进行衬垫。在一些实施例中，第一钝化层302的侧壁在侧向上设置在下电极134与可移动膜片112之间。在又一些实施例中，第一钝化层302的侧壁与第二介电层130的侧壁和/或mems层108的侧壁实质上对齐。
50.在mems层108及所述一个或多个致动装置132之上设置有第三介电层304。第三介电层304可为或包含例如氧化物(例如sio2)、氮化物(例如sin)、氮氧化物(例如sio
x
ny)、一些其他介电材料、或前述材料的组合。在一些实施例中，第三介电层304是二氧化硅(sio2)。在又一些实施例中，第三介电层304、第一介电层110和/或第二介电层130包含相同的材料(例如sio2)。
51.在一些实施例中，第三介电层304设置在第一钝化层302之上。在又一些实施例中，第三介电层304对第一钝化层302进行衬垫。第三介电层304的侧壁可在侧向上设置在下电极134与可移动膜片112之间。在一些实施例中，第三介电层304的侧壁与第一钝化层302的侧壁、第二介电层130的侧壁和/或mems层108的侧壁实质上对齐。
52.在mems层108及第二介电层130之上设置有第一导电结构306。在一些实施例中，第一导电结构306设置在第一钝化层302和/或第三介电层304之上。在再一些实施例中，第一导电结构306局部地对第三介电层304进行衬垫。第一导电结构306可为或包含例如铝铜(alcu)、铜(cu)、铝(al)、钨(w)、金(au)、银(ag)、一些其他导电材料、或前述材料的组合。
53.第一导电结构306电耦合到上电极138。第一导电结构306提供从第一电子装置(未示出)(例如，绝缘栅场效晶体管(insulated gate field-effect transistor，igfet))到上电极138的电路径。第一电子装置被配置成向上电极138提供第一偏置电压。在一些实施例中，第一电子装置设置在mems层108之上/mems层108中(例如，与所述一个或多个致动装置132及可移动膜片112在侧向上间隔开)。在其他实施例中，第一电子装置设置在与半导体装置102不同的单独的集成芯片(integrated chip，ic)上。在此种实施例中，可将单独的ic接合到包括半导体装置102的ic，使得第一电子装置电耦合到第一导电结构306。在其他此种实施例中，单独的ic与包括半导体装置102的ic可经由一个或多个输入/输出(input/output，i/o)结构(例如，接合接垫、焊料凸块等)电耦合。
54.在mems层108及第二介电层130之上设置有第二导电结构308。在一些实施例中，第二导电结构308设置在第一钝化层302和/或第三介电层304之上。在再一些实施例中，第二导电结构308局部地对第三介电层304进行衬垫。第二导电结构308可为或包含例如铝铜(alcu)、铜(cu)、铝(al)、钨(w)、金(au)、银(ag)、一些其他导电材料、或前述材料的组合。在一些实施例中，第一导电结构306与第二导电结构308包含相同的材料(例如，alcu)。
55.第二导电结构308电耦合到下电极134。第二导电结构308提供从第二电子装置(未示出)(例如，igfet)到下电极134的电路径。第二电子装置被配置成向下电极134提供第二偏置电压。在一些实施例中，第二电子装置设置在mems层108之上/mems层108中(例如，与所述一个或多个致动装置132及可移动膜片112在侧向上间隔开)。在其他实施例中，第二电子装置设置在单独的ic上。在此种实施例中，可将单独的ic接合到包括半导体装置102的ic，使得第二电子装置电耦合到第二导电结构308且第一电子装置电耦合到第一导电结构306。由于第一电子装置被配置成向上电极138提供第一偏置电压且第二电子装置被配置成向下电极134提供第二偏置电压，因此可选择性地跨越压电结构136施加电压。因此，通过跨越压电结构136施加电压，可使压电结构136偏转，从而以不同的频率选择性地使可移动膜片112发生移动(例如振荡)。
56.在mems层108、所述一个或多个致动装置132、第一导电结构306、第二导电结构308及可移动膜片112之上设置有第二钝化层310。第二钝化层310可为或包含例如氮化物(例如，sin)、氧化物(例如，sio2)、氮氧化物(例如，sio
x
ny)、一些其他钝化材料、或前述材料的组合。在一些实施例中，第二钝化层310是氮化硅(sin)。在又一些实施例中，第二钝化层310包含与第一钝化层302、第三介电层304、第二介电层130和/或第一介电层110不同的材料。
57.在一些实施例中，第二钝化层310对第一导电结构306、第二导电结构308、第三介电层304及可移动膜片112进行衬垫。更具体来说，第二钝化层310对mems层108的波纹状部分116(例如，所述一个或多个槽124及所述一个或多个脊122)以及mems层108的平的部分114进行衬垫。第二钝化层310还对设置在可移动膜片112与mems层108的其他部分(例如，mems层108的附着到衬底104的一些部分)之间的一个或多个间隙进行桥接。在一些实施例中，由于第二钝化层310对设置在可移动膜片112与mems层108的所述其他部分之间的所述一个或多个间隙进行桥接，因此第二钝化层310可至少局部地支撑可移动膜片112，从而使得可移动膜片112悬挂在空腔106之上(例如，悬挂在空腔106之正上方)。在又一些实施例中，一个或多个系绳(tether)(未示出)(例如，mems层108的系绳部分)可至少局部地支撑可移动膜片112，使得可移动膜片112悬挂在空腔106之上(例如，悬挂在空腔106之正上方)。在又一些实施例中，第二钝化层310接触(例如，直接接触)第一导电结构306、第二导电结构308、第三介电层304、第一钝化层302、第二介电层130、mems层108的所述其他部分以及可移动膜片112。
58.图4示出图1所示半导体装置102的一些实施例的简化布局图400。图4所示简化布局图400是“简化的”，因为图4所示简化布局图400仅示出压电结构136及可移动膜片112。
59.如图4的简化布局图400中所示，可移动膜片112的外围区120具有外围区120的第一部分120a及外围区120的第二部分120b。外围区120的第一部分120a及外围区120的第二部分120b设置在可移动膜片112的中心区118的相对侧上。
60.可移动膜片112的第一外侧壁128彼此相对且在第一方向上间隔开。在一些实施例
中，可移动膜片112包括第二外侧壁402。可移动膜片112的第二外侧壁402彼此相对且在与第一方向实质上垂直的第二方向上间隔开。在一些实施例中，外围区120的第一部分120a、外围区120的第二部分120b及可移动膜片112的中心区118在可移动膜片112的第二外侧壁402之间连续地延伸。在此种实施例中，中心区118将外围区120的第一部分120a与外围区120的第二部分120b在侧向上隔开。在又一些实施例中，外围区120的第一部分120a在侧向上(例如，在第一方向上)从可移动膜片112的中心区118延伸到可移动膜片112的第一外侧壁128中的一者。在再一些实施例中，外围区120的第二部分120b从可移动膜片112的中心区118在侧向上延伸到可移动膜片112的第一外侧壁128中的另一者。
61.在一些实施例中，mems层108的波纹状部分116包括波纹状部分116的第一区段116a及波纹状部分116的第二区段116b。波纹状部分116的第一区段116a设置在外围区120的第一部分120a中。波纹状部分116的第二区段116b设置在外围区120的第二部分120b中。在一些实施例中，mems层108的平的部分114界定可移动膜片112的中心区118，如图4的简化布局图400中所示。在又一些实施例中，波纹状部分116界定可移动膜片112的外围区120，如图4的简化布局图400中所示。更具体来说，如图4的简化布局图400中所示，波纹状部分116的第一区段116a可界定外围区120的第一部分120a，且波纹状部分116的第二区段116b可界定外围区120的第二部分120b。
62.波纹状部分116的第一区段116a包括第一组一个或多个脊122及一个或多个槽124。举例来说，波纹状部分116的第一区段116a包括第一脊122a、第二脊122b、第三脊122c、第一槽124a及第二槽124b。第一组的所述一个或多个脊122及所述一个或多个槽124从mems层108的平的部分114到可移动膜片112的第一外侧壁128中的一者交替。
63.波纹状部分116的第二区段116b包括第二组一个或多个脊122及一个或多个槽124。举例来说，波纹状部分116的第二区段116b包括第四脊122d、第五脊122e、第六脊122f、第三槽124c及第四槽124d。第二组的所述一个或多个脊122及所述一个或多个槽124从mems层108的平的部分114到可移动膜片112的第一外侧壁128中的另一者交替。
64.在一些实施例中，在压电结构136中设置有一个或多个狭槽(slot)404。所述一个或多个狭槽404从压电结构136的一个或多个内侧壁朝压电结构136的一个或多个外侧壁延伸。举例来说，如图4的简化布局图400中所示，所述一个或多个狭槽404包括第一狭槽404a及第二狭槽404b。第一狭槽404a及第二狭槽404b从压电结构136的第一内侧壁延伸。第一狭槽404a还从压电结构136的第二内侧壁延伸。第二狭槽404b还从压电结构136的第三内侧壁延伸，第三内侧壁与压电结构136的第二内侧壁相对。
65.在一些实施例中，所述一个或多个狭槽404以实质上类似的角度从压电结构136的对应的内侧壁延伸。举例来说，如图4的简化布局图400中所示，第一狭槽404a以第一角度从压电结构136的第一内侧壁延伸且以第二角度从压电结构136的第二内侧壁延伸。第二狭槽404b还以第一角度从压电结构136的第一内侧壁延伸且以第二角度从压电结构136的第三内侧壁延伸。在一些实施例中，第一角度与第二角度实质上相同(例如，45度)。在其他实施例中，第一角度与第二角度不同。
66.图5示出图1所示半导体装置102的一些实施例的简化布局图500。图5所示简化布局图500是“简化的”，因为图5所示简化布局图500仅示出压电结构136及可移动膜片112。
67.如图5的简化布局图500中所示，可移动膜片112的外围区120以闭环路径在侧向上
围绕可移动膜片112的中心区118延伸。在一些实施例中，可移动膜片112的外围区120还从可移动膜片112的中心区118连续地延伸到第一外侧壁128及第二外侧壁402二者。mems层108的波纹状部分116可以闭环路径在侧向上围绕mems层108的平的部分114延伸。在一些实施例中，mems层108的波纹状部分116还从mems层108的平的部分114连续地延伸到第一外侧壁128及第二外侧壁402二者。在又一些实施例中，mems层108的波纹状部分116界定可移动膜片112的外围区120，如图5的简化布局图500中所示。
68.在一些实施例中，所述一个或多个槽124分别以闭环路径在侧向上围绕可移动膜片112的中心区118延伸。在此种实施例中，多个槽124可为同心的。在又一些实施例中，所述一个或多个脊122分别以闭环路径在侧向上围绕可移动膜片112的中心区118延伸。在此种实施例中，多个脊122可为同心的。由于所述一个或多个槽124及所述一个或多个脊122以闭环路径在侧向上围绕可移动膜片112的中心区118延伸，因此半导体装置102可在高频范围中具有甚至更好的信号失真(例如，甚至更低的音频失真)(例如，由于所述一个或多个槽124及所述一个或多个脊122会减小沿着第一轴线及垂直于第一轴线的第二轴线二者的应力)。
69.图6示出图1所示半导体装置102的可移动膜片112的一些其他实施例的剖视图600。
70.如图6的剖视图600中所示，不是mems层108的波纹状部分116的内边界由其中mems层108的底表面126从mems层108的平的部分114的底表面以一角度延伸的点来界定(参见，例如图1)，而是mems层108的波纹状部分116的内边界由其中槽124中的一者的侧壁从mems层108的平的部分114的上表面以一角度延伸的点界定。换句话说，其中槽124中的所述一者的侧壁从mems层108的平的部分114的上表面以一角度延伸的点界定其中mems层108的平的部分114结束且mems层108的波纹状部分116开始的点。举例来说，第一槽124a比其他槽124中的每一者及脊122中的每一者更靠近mems层108的平的部分114设置。第一槽124a包括侧壁602。其中第一槽124a的侧壁602从mems层108的平的部分114的上表面以一角度延伸的点界定其中mems层108的平的部分114结束且mems层108的波纹状部分116开始的点。
71.在一些实施例中，脊122中的一者或多者可指其中可移动膜片112的两个侧壁交会的尖峰，如图6的剖视图600中所示。举例来说，mems层108的波纹状部分116包括第一槽124a、第二槽124b、第二脊122b及第三脊122c。第一槽124a及第二槽124b各自具有在第一尖峰处交会的斜角侧壁。在此种实施例中，第二脊122b可指第一尖峰。此外，第二槽124b的斜角侧壁可在第二尖峰处与可移动膜片112的第一外侧壁128交会。在此种实施例中，第三脊122c可指第二尖峰。应理解，在一些实施例中，mems层108的波纹状部分116的脊122中的一些脊122可指尖峰且mems层108的波纹状部分116的脊122中的一些其它脊122可指实质上平的(或圆的)上表面。
72.图7到图18示出形成信号失真得到改善的半导体装置102的方法的一些实施例的一系列剖视图700到剖视图1800。尽管图7到图18是针对一种方法进行阐述，但应理解，图7到图18中所示的结构并不限于所述方法，而是可单独地独立于所述方法。
73.如图7的剖视图700中所示，在衬底104中形成多个波纹状沟槽702。波纹状沟槽702从衬底104的前侧104f延伸到衬底104中。波纹状沟槽702可具有斜角侧壁，如图7的剖视图700中所示。在其他实施例中，波纹状沟槽702的侧壁可为实质上垂直的。在一些实施例中，
波纹状沟槽702可具有实质上平坦的底表面，如图7的剖视图700中所示。在其他实施例中，波纹状沟槽702的底表面可为圆的。在一些实施例中，所述多个波纹状沟槽702可包括介于1个与10个之间的单独的波纹状沟槽。
74.在一些实施例中，形成所述多个波纹状沟槽702的工艺包括在衬底104的前侧104f上形成图案化掩蔽层(未示出)(例如，正型/负型光刻胶、硬掩模等)。可通过以下方式来形成图案化掩蔽层：在衬底104的前侧104f上形成掩蔽层(未示出)(例如，通过旋涂工艺)；将掩蔽层暴露于图案(例如，通过光刻工艺，例如光学光刻、极紫外光刻等)；以及使掩蔽层显影以形成图案化掩蔽层。此后，在图案化掩蔽层就位的情况下，对衬底104执行刻蚀工艺，以根据图案化掩蔽层选择性地对衬底104进行刻蚀。刻蚀工艺会移除衬底104的未被掩蔽部分，从而形成所述多个波纹状沟槽702。在一些实施例中，刻蚀工艺可为例如湿式刻蚀工艺、干式刻蚀工艺、反应离子刻蚀(reactive ion etching，rie)工艺、一些其他刻蚀工艺、或前述工艺的组合。
75.如图8的剖视图800中所示，在衬底104的前侧104f之上且在所述多个波纹状沟槽702中形成第一介电层110。在一些实施例中，第一介电层110形成在衬底104的前侧104f上且对所述多个波纹状沟槽702进行衬垫。在一些实施例中，形成第一介电层110的工艺包括在衬底104上沉积或生长第一介电材料，从而形成第一介电层110。第一介电材料可为或包含例如氧化物(例如sio2)、氮化物(例如sin)、氮氧化物(例如sio
x
ny)、一些其他介电材料、或前述材料的组合。在一些实施例中，第一介电材料是二氧化硅(sio2)。可通过例如化学气相沉积(chemical vapor deposition，cvd)、物理气相沉积(physical vapor deposition，pvd)、原子层沉积(atomic layer deposition，ald)、热氧化、一些其他沉积或生长工艺、或前述工艺的组合来沉积或生长第一介电材料。
76.如图9的剖视图900中所示，在第一介电层110及衬底104之上形成mems层108。形成填充所述多个波纹状沟槽702的mems层108。mems层108包括平的部分114及波纹状部分116。mems层108的平的部分114具有上表面及底表面。mems层108的平的部分114的上表面及底表面二者在mems层108的波纹状部分116的相对侧之间连续地延伸。在一些实施例中，mems层108的平的部分114的底表面及上表面是实质上平坦的。
77.在一些实施例中，mems层108的波纹状部分116在侧向上环绕mems层108的平的部分114。在此种实施例中，mems层108的波纹状部分116可以闭环路径在侧向上围绕mems层108的平的部分114延伸。在其他实施例中，mems层108的波纹状部分116包括设置在mems层108的平的部分114的相对侧上的第一区段与第二区段。
78.mems层108的波纹状部分116包括一个或多个脊122及一个或多个槽124。举例来说，mems层108的波纹状部分116可包括第一脊122a、第二脊122b、第三脊122c、第一槽124a及第二槽124b。所述一个或多个脊122及所述一个或多个槽124以预定的图案(例如，前后(back and forth))在mems层108的整个波纹状部分116交替。
79.在一些实施例中，mems层108的波纹状部分116的内边界由其中mems层108的底表面126从mems层108的平的部分114的底表面以一角度延伸的点界定。换句话说，其中mems层108的底表面126从mems层108的平的部分114的底表面以一角度延伸的点界定其中mems层108的平的部分114结束且mems层108的波纹状部分116开始的点。在一些实施例中，mems层108的底表面126是斜角的，如图9的剖视图900中所示。在其他实施例中，mems层108的底表
面126是实质上垂直的。
80.在一些实施例中，形成mems层108的工艺包括在第一介电层110上且在所述多个波纹状沟槽702中沉积mems层108。可通过例如cvd、pvd、ald、溅镀、一些其他沉积工艺、或前述工艺的组合来沉积mems层108。举例来说，在一些实施例中，mems层108是多晶硅。在此种实施例中，多晶硅(例如，通过cvd)沉积在第一介电层110上且填充所述多个波纹状沟槽702，从而形成mems层108。
81.在一些实施例中，将mems层108沉积为共形层，如图9的剖视图900中所示。在此种实施例中，由于所述多个波纹状沟槽702，因此在沉积mems层108期间形成所述一个或多个脊122及所述一个或多个槽124。这样一来，波纹状沟槽702的尺寸(例如，深度、宽度、侧壁的角度等)使得所述一个或多个脊122及所述一个或多个槽124可以预定的尺寸(参见例如图2)形成。
82.应理解，可通过其他技术来形成所述一个或多个脊122及所述一个或多个槽124。举例来说，mems层108可被形成为具有平坦的上表面且不具有最初形成在mems层108中的所述一个或多个脊122或所述一个或多个槽124。然后可在mems层108上形成图案化掩蔽层。此后，在图案化掩蔽层就位的情况下，对mems层108执行刻蚀工艺，以根据图案化掩蔽层选择性地对mems层108进行刻蚀。刻蚀工艺会移除mems层108的未被掩蔽部分，从而形成所述一个或多个脊122及所述一个或多个槽124。在一些实施例中，刻蚀工艺可为例如湿式刻蚀工艺、干式刻蚀工艺、rie工艺、一些其他刻蚀工艺、或前述工艺的组合。
83.如图10的剖视图1000中所示，在mems层108之上且在所述一个或多个槽124中形成第二介电层130。在一些实施例中，第二介电层130被形成为具有一个或多个凹坑(divot)1002，所述一个或多个凹坑1002分别设置在所述一个或多个槽124之上(例如，设置在所述一个或多个槽124之正上方)。在一些实施例中，形成第二介电层130的工艺包括在mems层108上且在所述一个或多个槽124中沉积或生长第二介电材料，从而形成第二介电层130。第二介电材料可为或包含例如氧化物(例如sio2)、氮化物(例如sin)、氮氧化物(例如sio
x
ny)、一些其他介电材料、或前述材料的组合。在一些实施例中，第二介电材料是二氧化硅(sio2)。可通过例如cvd、pvd、ald、热氧化、一些其他沉积或生长工艺、或者前述工艺的组合来沉积或生长第二介电材料。
84.如图11的剖视图1100中所示，对第二介电层130执行平坦化工艺1102。平坦化工艺1102移除第二介电层130的上部部分(在图11所示剖视图1100中由虚线示出)且将第二介电层130的上表面平坦化。在一些实施例中，平坦化工艺1102可为例如化学机械抛光(chemical-mechanical polishing，cmp)工艺。
85.如图12的剖视图1200中所示，在第二介电层130及mems层108之上形成一个或多个致动装置132。在一些实施例中，致动装置132是压电致动装置，如图12的剖视图1200中所示。在此种实施例中，致动装置132包括下电极134、上覆在下电极134上的压电结构136及上覆在压电结构136上的上电极138。
86.在一些实施例中，形成致动装置132的工艺包括在第二介电层130之上形成下电极134。在一些实施例中，形成下电极134的工艺包括在第二介电层130之上沉积第一导电层(未示出)。第一导电层可为或包含例如铂(pt)、钛(ti)、铜(cu)、金(au)、铝(al)、锌(zn)、锡(sn)、一些其他导电材料、或前述材料的组合。可通过例如cvd、pvd、ald、溅镀、电化学镀覆、
无电镀覆、一些其它沉积工艺、或前述工艺的组合来沉积第一导电层。然后在第一导电层上形成第一图案化掩蔽层(未示出)(例如，正型/负型光刻胶、硬掩模等)。此后，在第一图案化掩蔽层就位的情况下，对第一导电层执行第一刻蚀工艺，以移除第一导电层的未被掩蔽部分，从而形成下电极134。在一些实施例中，第一刻蚀工艺可为例如湿式刻蚀工艺、干式刻蚀工艺、rie工艺、一些其他刻蚀工艺、或前述工艺的组合。在又一些实施例中，可剥离第一图案化掩蔽层。
87.然后在下电极134及第二介电层130之上形成压电结构136。在一些实施例中，形成压电结构136的工艺包括在下电极134及第二介电层130之上沉积压电层(未示出)。压电层可为或包含例如锆钛酸铅(pzt)、氧化锌(zno)、钛酸钡(batio3)、铌酸钾(knbo3)、钠-钨-氧化物(na2wo3)、钡-钠-铌-氧化物(ba2nanb5o5)、铅-钾-铌-氧化物(pb2knb5o
15
)、硅酸镧(la3ga5sio
14
)、磷酸镓(gapo4)、锂-铌-氧化物(linbo3)、钽酸锂(litao3)、一些其他压电材料、或前述材料的组合。可通过例如cvd、pvd、ald、溅镀、溶胶-凝胶工艺、一些其它沉积工艺、或前述工艺的组合来沉积压电层。然后在压电层上形成第二图案化掩蔽层(未示出)(例如，正型/负型光刻胶、硬掩模等)。此后，在第二图案化掩蔽层就位的情况下，对压电层执行第二刻蚀工艺，以移除压电层的未被掩蔽部分，从而形成压电结构136。在一些实施例中，第二刻蚀工艺可为例如湿式刻蚀工艺、干式刻蚀工艺、rie工艺、一些其他刻蚀工艺、或前述工艺的组合。在又一些实施例中，可剥离第二图案化掩蔽层。
88.此后，在压电结构136、下电极134及第二介电层130之上形成上电极138。在一些实施例中，形成上电极138的工艺包括在压电结构136、下电极134及第二介电层130之上沉积第二导电层(未示出)。第二导电层可为或包含例如铂(pt)、钛(ti)、铜(cu)、金(au)、铝(al)、锌(zn)、锡(sn)、一些其他导电材料、或前述材料的组合。在一些实施例中，第一导电层与第二导电层是相同的材料(例如，pt)。可通过例如cvd、pvd、ald、溅镀、电化学镀覆、无电镀覆、一些其它沉积工艺、或前述工艺的组合来沉积第二导电层。然后在第二导电层上形成第三图案化掩蔽层(未示出)(例如，正型/负型光刻胶、硬掩模等)。此后，在第三图案化掩蔽层就位的情况下，对第二导电层执行第三刻蚀工艺，以移除第二导电层的未被掩蔽部分，从而形成上电极138。在一些实施例中，第三刻蚀工艺可为例如湿式刻蚀工艺、干式刻蚀工艺、rie工艺、一些其他刻蚀工艺、或前述工艺的组合。在又一些实施例中，可剥离第三图案化掩蔽层。
89.如图13的剖视图1300中所示，在mems层108中形成膜片开口1302。膜片开口1302延伸穿过(例如，完全穿过)mems层108且暴露出第一介电层110的一些部分。在一些实施例中，膜片开口1302彼此分立(例如，通过mems层108的一些部分彼此间隔开)。在其他实施例中，膜片开口1302是指以闭环路径连续地延伸穿过mems层108的较大膜片开口的一些部分。
90.膜片开口1302被形成为使得mems层108的波纹状部分116及mems层108的平的部分114设置在膜片开口1302之间。举例来说，在其中膜片开口1302彼此分立的实施例中，膜片开口1302被形成为使得mems层108的波纹状部分116及mems层108的平的部分114设置在膜片开口1302中的相对的膜片开口1302之间，或者在其中膜片开口1302指以闭环路径连续地延伸穿过mems层108的较大膜片开口的一些部分的实施例中，膜片开口1302被形成为使得mems层108的波纹状部分116及mems层108的平的部分114设置在较大膜片开口的内周界以内。
91.在一些实施例中，形成膜片开口1302的工艺包括在第二介电层130、mems层108、下电极134、压电结构136及上电极138之上形成图案化掩蔽层(未示出)(例如，正型/负型光刻胶、硬掩模等)。此后，在图案化掩蔽层就位的情况下，根据图案化掩蔽层对第二介电层130及mems层108执行刻蚀工艺。刻蚀工艺移除第二介电层130的未被掩蔽部分及mems层108的未被掩蔽部分，从而形成膜片开口1302。在一些实施例中，刻蚀工艺在第一介电层110处停止(例如，第一介电层110充当刻蚀停止层)。在又一些实施例中，刻蚀工艺可为例如湿式刻蚀工艺、干式刻蚀工艺、rie工艺、一些其他刻蚀工艺、或前述工艺的组合。
92.如图14的剖视图1400中所示，在第二介电层130、下电极134、压电结构136及上电极138之上形成第一钝化层302。在一些实施例中，第一钝化层302被形成为对第二介电层130、下电极134、压电结构136及上电极138进行衬垫。在又一些实施例中，第一钝化层302被形成为具有与第二介电层130的侧壁和/或mems层108的侧壁实质上对齐的侧壁。
93.同样如图14的剖视图1400中所示，在第一钝化层302之上形成第三介电层304。在一些实施例中，第三介电层304被形成为对第一钝化层302进行衬垫。在又一些实施例中，第三介电层304被形成为具有与第一钝化层302的侧壁、第二介电层130的侧壁和/或mems层108的侧壁实质上对齐的侧壁。
94.在一些实施例中，形成第一钝化层302及第三介电层304的工艺包括在第二介电层130、下电极134、压电结构136及上电极138上沉积第一钝化层302。在一些实施例中，第一钝化层302还沉积在第一介电层110上和/或膜片开口1302中。可通过例如cvd、pvd、ald、溅镀、一些其他沉积工艺、或前述工艺的组合来沉积第一钝化层302。然后，在第一钝化层302上沉积第三介电层304。在一些实施例中，第三介电层304还沉积在膜片开口1302中。可通过例如cvd、pvd、ald、一些其他沉积工艺、或前述工艺的组合来沉积第三介电层304。
95.然后在第三介电层304及第一钝化层302之上形成图案化掩蔽层(未示出)(例如，正型/负型光刻胶、硬掩模等)。此后，在图案化掩蔽层就位的情况下，对第三介电层304及第一钝化层302执行刻蚀工艺，以移除第三介电层304的未被掩蔽部分及第一钝化层302的未被掩蔽部分。在一些实施例中，刻蚀工艺可为例如湿式刻蚀工艺、干式刻蚀工艺、rie工艺、一些其他刻蚀工艺、或前述工艺的组合。
96.如图15的剖视图1500中所示，在mems层108及第二介电层130之上形成第一导电结构306及第二导电结构308。第一导电结构306电耦合到上电极138。第二导电结构308电耦合到下电极134。在一些实施例中，在第一钝化层302、第三介电层304、下电极134、压电结构136及上电极138之上形成第一导电结构306。在又一些实施例中，第一导电结构306被形成为在垂直方向上从上电极138延伸且局部地对第三介电层304进行衬垫。在一些实施例中，在第一钝化层302、第三介电层304及下电极134之上形成第二导电结构308。在又一些实施例中，第二导电结构308被形成为在垂直方向上从下电极134延伸且部分地对第三介电层304进行衬垫。
97.在一些实施例中，形成第一导电结构306及第二导电结构308的工艺包括在第三介电层304及第二介电层130之上形成第一图案化掩蔽层(未示出)(例如，正型/负型光刻胶、硬掩模等)。在第一图案化掩蔽层就位的情况下，然后对第三介电层304及第一钝化层302执行第一刻蚀工艺。第一刻蚀工艺移除第三介电层304的未被掩蔽部分及第一钝化层302的未被掩蔽部分，从而形成在垂直方向上延伸穿过(例如，完全穿过)第三介电层304及第一钝化
层302的通孔开口。通孔开口中的一者暴露出上电极138且通孔开口中的另一者暴露出下电极134。在一些实施例中，第一刻蚀工艺可为例如湿式刻蚀工艺、干式刻蚀工艺、rie工艺、一些其他刻蚀工艺、或前述工艺的组合。在又一些实施例中，剥离第一图案化掩蔽层。
98.然后在第三介电层304及第二介电层130之上沉积导电层。导电层还沉积到通孔开口中(例如，填充通孔开口)。导电层可为或包含例如铝铜(alcu)、铜(cu)、铝(al)、钨(w)、金(au)、银(ag)、一些其他导电材料、或前述材料的组合。可通过例如cvd、pvd、ald、溅镀、电化学镀覆、无电镀覆、一些其他沉积工艺、或前述工艺的组合来沉积导电层。
99.此后，在第三介电层304、第二介电层130及导电层之上形成第二图案化掩蔽层(未示出)(例如，正型/负型光刻胶、硬掩模等)。在第二图案化掩蔽层就位的情况下，然后对导电层执行第二刻蚀工艺。第二刻蚀工艺移除导电层的未被掩蔽部分，从而形成第一导电结构306及第二导电结构308。在一些实施例中，第二刻蚀工艺可为例如湿式刻蚀工艺、干式刻蚀工艺、rie工艺、一些其他刻蚀工艺、或前述工艺的组合。在其他实施例中，可通过一个或多个其他工艺(例如，镶嵌工艺)来形成第一导电结构306及第二导电结构308。
100.如图16的剖视图1600中所示，移除第二介电层130的设置在膜片开口1302之间的部分。在一些实施例中，移除第二介电层130的设置在膜片开口1302之间的所述部分的工艺包括在第三介电层304、第二介电层130、第一导电结构306及第二导电结构308之上形成图案化掩蔽层(未示出)(例如，正型/负型光刻胶、硬掩模等)。图案化掩蔽层暴露出(例如，不掩蔽)第二介电层130的设置在膜片开口1302之间的所述部分。在图案化掩蔽层就位的情况下，然后对第二介电层130执行刻蚀工艺。刻蚀工艺移除第二介电层130的未被掩蔽部分，从而移除第二介电层130的设置在膜片开口1302之间的所述部分。在一些实施例中，刻蚀工艺可为例如湿式刻蚀工艺、干式刻蚀工艺、rie工艺、一些其他刻蚀工艺、或前述工艺的组合。
101.在一些实施例中，刻蚀工艺可减小mems层108的设置在膜片开口1302之间的部分的厚度，如图16的剖视图1600中所示。在其他实施例中，刻蚀工艺可停止在mems层108上(例如，mems层108充当刻蚀停止层)。刻蚀工艺可将mems层的设置在膜片开口1302之间的所述部分的厚度减小到约3μm到约8μm之间。应理解，在其他实施例中，可在形成第一导电结构306和/或第二导电结构308之前移除第二介电层130的设置在膜片开口1302之间的所述部分(例如，可通过用于形成第三介电层304的刻蚀工艺移除第二介电层130)。
102.如图17的剖视图1700中所示，在mems层108、第一导电结构306、第二导电结构308、第三介电层304及第一介电层110之上形成第二钝化层310。第二钝化层310还形成在膜片开口1302中。在一些实施例中，第二钝化层310被形成为对第一导电结构306、第二导电结构308、第三介电层304、膜片开口1302及mems层108的设置在膜片开口1302之间的所述部分进行衬垫。更具体来说，第二钝化层310被形成为对mems层108的波纹状部分116(例如，所述一个或多个槽124及所述一个或多个脊122)以及mems层108的平的部分114进行衬垫。第二钝化层310被形成为在水平方向上跨越膜片开口1302的底表面延伸。
103.在一些实施例中，形成第二钝化层310的工艺包括在第一导电结构306上、第二导电结构308上、第三介电层304上、mems层108的设置在膜片开口1302之间的所述部分上沉积第二钝化层310，且第二钝化层310对膜片开口1302进行衬垫。可通过例如cvd、pvd、ald、一些其他沉积工艺、或前述工艺的组合来形成第二钝化层310。在一些实施例中，将第二钝化层310沉积为共形层。
104.如图18的剖视图1800中所示，在衬底104中形成空腔106。空腔106从衬底104的与衬底104的前侧104f相对的背侧104b延伸到衬底104中。空腔106被形成为使得膜片开口1302(例如，参见图17)设置在空腔106的侧壁之间。在一些实施例中，空腔106被形成为具有斜角侧壁，如图18的剖视图1800中所示。应理解，空腔106的斜角侧壁可向内朝向彼此倾斜(如图18的剖视图1800中所示)或者可向外远离彼此倾斜。在其他实施例中，空腔106被形成为具有实质上垂直的侧壁或圆形侧壁。
105.通过形成空腔106，mems层108的设置在膜片开口1302之间的所述部分被释放而不附着到衬底104，从而形成包括mems层108的波纹状部分116及mems层108的平的部分114的可移动膜片112。换句话说，在mems层108的设置在膜片开口1302之间的所述部分被释放之后，mems层108的设置在膜片开口1302之间的所述部分被称为可移动膜片112(例如，由于可移动膜片112能够被致动装置132移动)。可移动膜片112包括第一外侧壁128。在一些实施例中，可移动膜片112的第一外侧壁128分别对应于膜片开口1302的侧壁(例如，mems层108的侧壁)。
106.在一些实施例中，形成空腔106的工艺包括将图17的剖视图1700中所示的结构翻转(例如，旋转180度)。此后，在衬底104的背侧104b上形成图案化掩蔽层(未示出)(例如，正型/负型光刻胶、硬掩模等)。在图案化掩蔽层就位的情况下，然后对衬底104及第一介电层110执行刻蚀工艺，以移除衬底104的未被掩蔽部分及第一介电层110的未被掩蔽部分，从而形成空腔106。在其他实施例中，刻蚀工艺可在第一介电层110上停止(例如，第一介电层110充当刻蚀停止层)。在一些实施例中，刻蚀工艺可为例如湿式刻蚀工艺、干式刻蚀工艺、rie工艺、一些其他刻蚀工艺、或前述工艺的组合。
107.由于第二钝化层310被形成为对膜片开口1302进行衬垫且跨越膜片开口1302的底表面在水平方向上延伸(参见例如图17)，因此第二钝化层310可至少局部地支撑可移动膜片112，使得可移动膜片112悬挂在空腔106之上(例如悬挂在空腔106之正上方)。在又一些实施例中，一个或多个系绳(未示出)(例如，mems层108的系绳部分)可至少局部地支撑可移动膜片112，使得可移动膜片112悬挂在空腔106之上(例如，悬挂在空腔106之正上方)。在一些实施例中，空腔106的形成完成了半导体装置102(例如，mems扬声器)的形成。在一些实施例中，在空腔106形成之后，膜片开口1302可被称为间隙(例如，mems层108中的设置在可移动膜片112与mems层108的附着部分之间的间隙)。
108.尽管未示出，但应理解，在形成空腔106之后，可将图18的剖视图1800中所示的结构翻转(例如，旋转180度)。此后，可在mems层108及所述一个或多个致动装置132之上形成内连线结构(例如，其中设置有金属内连线的层间介电(interlayer dielectric，ild)结构)，使得所述一个或多个致动装置132可电耦合到一个或多个i/o结构(例如，接合接垫、焊料凸块等)。
109.图19示出形成信号失真得到改善的半导体装置102的方法的一些实施例的流程图1900。尽管图19所示流程图1900在本文中被示出及阐述为一系列动作或事件，然而应理解，此类动作或事件的示出次序不应被解释为具有限制性意义。举例来说，一些动作可以不同的次序发生和/或与除本文中所示出和/或阐述的动作或事件以外的其他动作或事件同步地发生。此外，可能并非需要所有所示出的动作来实施本文中所作说明的一个或多个方面或实施例，且本文中所绘示动作中的一者或多者可以一个或多个单独的动作和/或阶段施
行。
110.在动作1902处，在衬底中形成多个波纹状沟槽。图7示出与动作1902对应的一些实施例的剖视图700。
111.在动作1904处，在衬底之上且至少局部地在所述多个波纹状沟槽中形成微机电系统(mems)层，其中mems层包括平的部分及波纹状部分。图8到图9示出与动作1904对应的一些实施例的一系列剖视图800到剖视图900。
112.在动作1906处，在mems层及衬底之上形成介电层。图10到图11示出与动作1906对应的一些实施例的一系列剖视图1000到剖视图1100。
113.在动作1908处，在mems层及介电层之上形成致动装置。图12示出与动作1908对应的一些实施例的剖视图1200。
114.在动作1910处，在mems层中形成膜片开口，其中膜片开口被形成为使得mems层的波纹状部分及mems层的平的部分设置在膜片开口之间。图13示出与动作1910对应的一些实施例的剖视图1300。
115.在动作1912处，在衬底中形成空腔，其中空腔被形成为使得膜片开口设置在空腔的侧壁之间。图14到图18示出与动作1912对应的一些实施例的一系列剖视图1400到剖视图1800。
116.在一些实施例中，本技术提供一种半导体装置。所述半导体装置包括衬底。空腔设置在所述衬底中。微机电系统(mems)层设置在所述衬底之上。所述mems层包括设置在所述空腔之上的可移动膜片。所述可移动膜片包括中心区及外围区。所述可移动膜片在所述可移动膜片的所述中心区中是平的。所述可移动膜片在所述可移动膜片的所述外围区中是波纹状的。
117.在上述半导体装置中，其中：所述可移动膜片的所述外围区包括所述外围区的第一部分及所述外围区的第二部分；且所述外围区的所述第一部分与所述外围区的所述第二部分设置在所述可移动膜片的所述中心区的相对侧上。
118.在上述半导体装置中，其中：所述外围区的所述第一部分、所述外围区的所述第二部分及所述可移动膜片的所述中心区在所述可移动膜片的第一相对的侧壁之间连续地延伸；且所述可移动膜片的所述中心区在侧向上将所述外围区的所述第一部分与所述外围区的所述第二部分隔开。
119.在上述半导体装置中，其中：所述可移动膜片具有第二相对的侧壁；所述可移动膜片的所述第二相对的侧壁在第一方向上间隔开；所述可移动膜片的所述第一相对的侧壁在与所述第一方向垂直的第二方向上间隔开；所述外围区的所述第一部分在侧向上从所述中心区延伸到所述可移动膜片的所述第二相对的侧壁中的一者；且所述外围区的所述第二部分在侧向上从所述中心区延伸到所述可移动膜片的所述第二相对的侧壁中的另一者。
120.在上述半导体装置中，其中所述可移动膜片的所述外围区以闭环路径在侧向上围绕所述可移动膜片的所述中心区延伸。
121.在上述半导体装置中，其中所述可移动膜片的所述外围区是在侧向上从所述中心区延伸到所述可移动膜片的外侧壁的连续区。
122.在上述半导体装置中，其中：所述外围区包括一个或多个槽及一个或多个脊；且所述一个或多个槽与所述一个或多个脊从所述可移动膜片的所述中心区到所述可移动膜片
的所述外侧壁交替。
123.在上述半导体装置，其中所述一个或多个槽与所述一个或多个脊是同心的。
124.在上述半导体装置中，还包括：压电致动装置，其中所述压电致动装置被配置成响应于电信号而使所述可移动膜片发生移动；以及钝化层，设置在所述压电致动装置及所述可移动膜片之上，其中所述钝化层在所述可移动膜片的所述中心区及所述可移动膜片的所述外围区二者中对所述微机电系统层进行衬垫。
125.在一些实施例中，本技术提供一种半导体装置。所述半导体装置包括衬底。空腔设置在所述衬底中。微机电系统(mems)层设置在所述衬底之上。所述mems层包括设置在所述空腔之上的可移动膜片。所述可移动膜片具有平的部分及波纹状部分。所述可移动膜片的所述波纹状部分在侧向上环绕所述可移动膜片的所述平的部分。
126.在上述半导体装置中，其中：所述可移动膜片的所述波纹状部分包括交替的脊与槽；且所述槽包括斜角侧壁。
127.在上述半导体装置中，其中：所述脊中的一者比所述脊中的其他脊中的每一者距所述平的部分更远；且所述可移动膜片的外侧壁从所述脊中的所述一者的上表面延伸且是实质上垂直的。
128.在上述半导体装置中，其中所述槽的底表面是实质上平坦的。
129.在上述半导体装置中，其中所述脊的上表面是实质上平坦的。
130.在上述半导体装置中，其中所述槽的所述底表面设置在所述可移动膜片的所述平的部分的上表面与所述可移动膜片的所述平的部分的底表面之间。
131.在上述半导体装置中，还包括：致动装置，设置在所述微机电系统层之上，其中所述致动装置被配置成响应于电信号而使所述可移动膜片发生移动。
132.在上述半导体装置中，其中所述致动装置包括设置在上电极与下电极之间的压电结构。
133.在一些实施例中，本技术提供一种形成半导体装置的方法。所述方法包括在衬底中形成多个波纹状沟槽。在所述衬底之上形成介电层，且所述介电层对所述多个波纹状沟槽进行衬垫。在所述介电层之上且在所述多个波纹状沟槽中形成微机电系统(mems)层。在mems层中形成多个波纹状槽。在所述mems层中形成膜片开口，其中所述膜片开口被形成为使得所述多个波纹状沟槽及所述多个波纹状槽设置在所述膜片开口之间。在所述衬底中形成空腔，其中所述空腔被形成为使得所述膜片开口设置在所述空腔的侧壁之间。
134.在上述形成半导体装置的方法中，其中形成所述空腔使得所述微机电系统层的位于所述膜片开口之间的部分释放，从而形成可移动膜片，所述可移动膜片包括所述可移动膜片的波纹状部分及所述可移动膜片的平的部分。
135.在上述形成半导体装置的方法中，还包括：在所述膜片开口形成之后，在所述微机电系统层及所述介电层之上形成钝化层，其中所述钝化层对所述微机电系统层、所述膜片开口及所述多个波纹状槽进行衬垫，且其中形成所述膜片开口暴露出所述介电层的一些部分。
136.以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，他们可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介
绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下在本文中作出各种改变、代替及变更。
技术特征：
1.一种半导体装置，包括：衬底；空腔，设置在所述衬底中；微机电系统层，设置在所述衬底之上，其中：所述微机电系统层包括设置在所述空腔之上的可移动膜片；所述可移动膜片包括中心区及外围区；所述可移动膜片在所述可移动膜片的所述中心区中是平的；且所述可移动膜片在所述可移动膜片的所述外围区中是波纹状的。2.根据权利要求1所述的半导体装置，其中：所述可移动膜片的所述外围区包括所述外围区的第一部分及所述外围区的第二部分；且所述外围区的所述第一部分与所述外围区的所述第二部分设置在所述可移动膜片的所述中心区的相对侧上。3.根据权利要求2所述的半导体装置，其中：所述外围区的所述第一部分、所述外围区的所述第二部分及所述可移动膜片的所述中心区在所述可移动膜片的第一相对的侧壁之间连续地延伸；且所述可移动膜片的所述中心区在侧向上将所述外围区的所述第一部分与所述外围区的所述第二部分隔开。4.根据权利要求1所述的半导体装置，其中所述可移动膜片的所述外围区以闭环路径在侧向上围绕所述可移动膜片的所述中心区延伸。5.根据权利要求1所述的半导体装置，还包括：压电致动装置，其中所述压电致动装置被配置成响应于电信号而使所述可移动膜片发生移动；以及钝化层，设置在所述压电致动装置及所述可移动膜片之上，其中所述钝化层在所述可移动膜片的所述中心区及所述可移动膜片的所述外围区二者中对所述微机电系统层进行衬垫。6.一种半导体装置，包括：衬底；空腔，设置在所述衬底中；微机电系统层，设置在所述衬底之上，其中：所述微机电系统层包括设置在所述空腔之上的可移动膜片；所述可移动膜片具有平的部分及波纹状部分；且所述可移动膜片的所述波纹状部分在侧向上环绕所述可移动膜片的所述平的部分。7.根据权利要求6所述的半导体装置，其中：所述可移动膜片的所述波纹状部分包括交替的脊与槽；且所述槽包括斜角侧壁。8.根据权利要求6所述的半导体装置，还包括：致动装置，设置在所述微机电系统层之上，其中所述致动装置被配置成响应于电信号而使所述可移动膜片发生移动。
9.一种形成半导体装置的方法，所述方法包括：在衬底中形成多个波纹状沟槽；在所述衬底之上形成介电层，且所述介电层对所述多个波纹状沟槽进行衬垫；在所述介电层之上且在所述多个波纹状沟槽中形成微机电系统层；在所述微机电系统层中形成多个波纹状槽；在所述微机电系统层中形成膜片开口，其中所述膜片开口被形成为使得所述多个波纹状沟槽及所述多个波纹状槽设置在所述膜片开口之间；以及在所述衬底中形成空腔，其中所述空腔被形成为使得所述膜片开口设置在所述空腔的侧壁之间。10.根据权利要求9所述的形成半导体装置的方法，其中形成所述空腔使得所述微机电系统层的位于所述膜片开口之间的部分释放，从而形成可移动膜片，所述可移动膜片包括所述可移动膜片的波纹状部分及所述可移动膜片的平的部分。
技术总结
本公开的各种实施例涉及一种半导体装置及其形成方法。所述半导体装置包括衬底。空腔设置在衬底中。微机电系统(MEMS)层设置在衬底之上。MEMS层包括设置在空腔之上的可移动膜片。可移动膜片包括中心区及外围区。可移动膜片在可移动膜片的中心区中是平的。可移动膜片在可移动膜片的外围区中是波纹状的。在可移动膜片的外围区中是波纹状的。在可移动膜片的外围区中是波纹状的。
