341
第十章 电荷转移器件
为谋求IC 设计的简化，导致一类新功能结构的发明，这类结构称为电荷转移器件（CTD ）。在CTD 器件中，按工作原理划分，有两类不同的器件：电荷耦合器件()CCD 和斗链器件()BBD 。 10.1 电荷转移
电荷转移的概念可以用增益为1以及输入阻抗无穷大的一系列放大器连成的链来说明，如图10-1a 所示。当接通开关1S 时，输入讯号以电荷束（电荷包）的形式存贮于电容器1C 中。断开1S ，然后接通2S ，存贮在1C 中的电荷将转移到电容器2C 中。按照同样的程序进行下去，电荷将抵达输出端。这种系统可以作为数字移位寄存器或模拟延迟线。
3
S
1A
2
A 3
A 4
A i v 0v
i v 1φ2φ（b ）
（c ）
图10-1 电荷转移系统：（a ）运算放大器；（b ）MOS 晶体管；（c ）水桶模型
342
如果用一MOS 晶体管来代替每一放大器和开关，便得到图10-1b 所示的电路。通过在相应的栅电极上加给电压脉冲，能使晶体管依次接通和关断，电荷则被存贮转移，正象图10-1所示的情形。当实际系统中中，栅1和3被连接在一起加脉冲，栅2和4也是按这种方式连接的。电荷转移可以形象地比喻成装满和倒空的水桶，如图10-1c 所示。示于图10-1b 的电路称为斗链器件。由于需要1φ和2φ两个分开的时钟脉冲，可以称它是一个二相系统。
在斗链器件中，电荷转移是通过采用分立或集成的元件在电路级基础上构成的。在器件级基础上的电荷转移结构是通过电荷耦合器件()CCD 实现的。在CCD 中，少数载流子存贮于建立在半导体表面的势阱中。这些载流子通过依次填充和排空一系列势阱沿着表面输运。在它的最简单形式中， CCD 是一串紧密排布的MOS 电容器，如象绘于图10-2的情形。若在图10-2a
中，电极2偏置在V 10，比它附近两个电极的偏置电压)5(V 高，这样就建立
P V
V 51=V
V 102=V
V 53=1 2 3 4 Al
2
P V V 51=V V 102=V V 153=1
V 1 2 3 4 Al
2
（a ）
（b ）
图10-2 三相CCD 的基本动作：
（a ）电荷贮存；（b ）电荷转移。+
P 扩散用来限制沟道
343
了用虚线描绘的势阱，电荷贮存在这个电极下边。现在让电极3偏置在V 15，在电极3下边于是就建立起一个更深的势阱（图10-2b）。贮存的电荷寻求更低的电势，因而当势阱移动时它们沿着表面移动。注意在这种结构中需要3个电极，以便于电荷贮存，并且使转移只沿着一个方向。我们将把这三个电极看成是器件的一个级或单元。 10．2 深耗尽状态和表面势阱
CCD 是在MOS 晶体管的基础上发展起来的，它的基本结构也是MOS 电
容。但它与MOS 晶体管的工作原理不同。MOS 晶体管是利用栅极下的半导体表面形成的反型层进行工作的，而CCD 是利用在栅极下使半导体表面形成深耗尽状态进行工作的。
以P 型硅的MOS 结构为例。在第六章中指出，当栅极加有正电压G V ，而且G V 大于阈值电压TH V 时，在达到热平衡时，栅极下的半导体表面形成反型层。这时再增大G V ，表面势s ψ基本保持不变（s ψ=2f φ），耗尽层厚度达到dm X 也不再改变。加大G V 的结果只是使表面反型层中的电子数目增多。反型层中的电子是靠耗尽层中产生的电子-空穴对来提供的，因此反型层的建立需要一个弛豫时间，称为热弛豫时间。第5节中指出，耗尽层中电子一空穴对的产生率近似为02τi n [（2-60）式]。如果P 型硅衬底中受主浓度为a N ，可近似认为上述过程的弛豫时间为i a n N 02τ。通常这个弛豫时间可达数秒以上。由此可见，表面反型层的建立需要经过一段弛豫时间，而不是当V G >V T H 时即形成的。要达到表面反型层需要有一个过渡过程。在此过渡过程中，半导体处于非热平衡状态——深耗尽状态。
在深耗尽状态中，栅极的正电压排斥P 型硅衬底中的空穴，使半导体表面形成由电离受主构成的负的空间电荷区，空间电荷区为耗尽层。由于不是处于热平衡状态，耗尽层不再受热平衡时的最大厚度dm x 的限制，而直接由栅压G V 的大小来决定。这时表面量s ψ也不受形成反型层时S ψ=2f φ的限制，也直接由V G 的大小来决定。在深耗尽状态，耗尽层厚度d X 将大于dm X ，表面量s ψ也将远大于f φ，所以称之为深耗尽状态。现在考虑在深耗尽状态下的表面势s ψ和耗尽层厚度d x
对于理想MOS 结构，由
S S
G C Q V ψ+−
=0
（6-44） d S qNaX Q −= （6-5）
344
以及 0
2
2εψS d
a S k x qN = （6-6）
有
2
1
2002⎟⎟⎠
⎞⎜⎜⎝⎛+=S a S S G C qN k V ψεψ （10-1）
为简便起见，引入
2
0C qN k V a
S i ε=
（10-2）
由于i V 可以写为()000C qNa x k k V s i =，所以可以把i V 解释为耗尽层厚度为（0k k S ）时，在氧化层上产生的电压值。则（10-1）式变为
()21
21
2S i S G V V ψψ+= （10-3）
（10—3）式是以21
S ψ为未知数的一元二次方程，解之得
()()[]
21212
1
4222
1
G i i S V V V ++−=
ψ 两边乘方，得
G i i G i S V V V V V ⋅+−+=22ψ （10-4）
以及
⎥⎦⎤⎢⎣⎡−+
=121222
1
i G
i S
V V V ψ （10-5） 代入（6—6）式得到
⎥⎥⎦
⎤⎢⎢⎣⎡−+=
12100i G S d V V C k x ε （10-6）
计入功函数和氧化层电荷的影响，将G V 换成G V －FB V （FB V 为平带电压），代入（10—4）式，就可以得到实际MOS 的表面势S ψ与G V 的关系：
()FB G i i i FB G S V V V V V V V −+−+−=22ψ （10-7）
对于P 型衬底受主浓度Na =5×3
1410−cm ，氧化层厚度0x =150nm ，氧化层中正电荷的密度0Q =1012
/2
cm ×q ，金属电极为Al 的MOS 结构，在
G V =16V 时，计算得i V =0.16V ，S ψ≈15V ，显然S ψ>2f φ。表面形成的这种
345
深耗尽状态，意味着表面处的电子的静电势能S q ψ−特别低，因此也称为表面势阱。S ψ的值标志势阱的深度
上述例子给出，i V <<G V 。
在这种情况下（10-7）式可以简化为
()()2
12
12FB G i FB G S V V V V V −+−≈ψ （10-8）
10.3 MOS 电容的瞬态特性
在电荷耦合器件紧密排布的MOS 电容器上施加电压脉冲就产生势阱。少
~（a ）
c V
i FP E （b ）
E
（c ）
图10-3
MOS 电容器：（a ）结构，（b ）在+
=0t 时深耗尽情况下的能带图和电荷分布，（c ）热平衡时（∞=t ）的能带图和电荷分布。
