60进制计数器

2024年3月29日发(作者：剥玉米)

题

目

60计数器

60进制计数器

主要内容：

利用QuartusII设计一个六十进制计数器。该电路是采用整体置数法接成的六十进

制计数器。首先需要两片74160接成一百进制的计数器，然后将电路的60状态译码产

生LD′=0信号，同时加到两片74160上，在下一个计数脉冲（第60个计数脉冲）到

达时，从而得到六十进制计数器。主要要求如下：

（1）每隔1个周期脉冲，计数器增1；

（2）当计数器递增到60时，进位端波形发生跳变，说明计数器产生进位信号，之

后计数器会自动返回到00并重新计数；

（3）本设计主要设备是两片74160同步十进制计数器，时钟信号通过建立波形文

件得以提供。

1方案选择与电路原理图的设计

使用具有一定频率的时钟信号作为计数器的时钟脉冲作为同步控制信号，整体电

路通过两片74160与其他门电路辅助等单元电路构成以实现置数进位功能。图2.1为六

十进制计数器的总体电路原理框图。

时钟脉冲

十进制计数

器（个位）

十进制计数

器（十位）

置数

进位

图

1.1

电路原理框图

1.1 单元电路一：十进制计数器电路（个位）

本电路采用74160作为十进制计数器，它是一个具有异步清零、同步置数、可以保

持状态不变的十进制上升沿计数器。每输入10个计数脉冲，计数器便工作一个循环，

并且在进位端RCO产生一个进位输出信号。其功能表如表2-1所示，连接方式如图2.2

所示。此片工作时进位端RCO在没有进位时RCO=0，因此第二片ENP·ENT＝0，第二

片不工作。

表2-1 同步十进制计数器功能表

CLK

×

↑

×

×

↑

RD′

0

1

1

1

1

LD′

×

0

1

1

1

ENP

×

×

0

×

1

ENT

×

×

1

0

1

工作状态

置零

预置数

保持

保持

计数

在新建好的block文件的图形编辑窗口中双击鼠标，或点击图中“符号工具”按钮，

或者选择菜单Edit下的Inrt Symbol命令，即可对元件进行选择。选择元件库中的ot

hers—maxplus2—74160。点击工具栏中Orthogonal Node Tool按钮便可以对端子间进行

连线，其中值得注意的是，点击工具栏中Orthogonal Bus Tool按钮可以通过总线进行

连接。