RS编码

2024年2月15日发(作者：赶作业)

RS编码

5RS(255,249) 码的生成多项式为G（x）=(xa)，其中a为本原元，是本原多项式p（x）i0i=xx84x3x21的根。RS系统编码器可看作是一个多项式除法器，首先用xnknk乘以消息多项式m（x），，即在信息码后附加（n-k）个“0”， ，将得到的结果x余式，b（x）=b0b1xb2x为c（x）=xRS译码

nk2m（x）除以g（x），得到...bnk1xnk1

为所求的校验位，从而，可将码字多项式表示m（x）+b（x）。

由于RS 码是一种循环码，令码字多项式为c（x），错误多项式为e（x），则接收多项式可表示为r（x）= c（x）+ e（x）。存在校验矩阵H，使c*HjT=0，!，定义接收矢量的伴随式S= r*HjT=（s1,s2,...,s2t）。。可得伴随式：sjr(a)e(a)j=1,2,3,…n

可知伴随式完全由噪声E决定，充分反映了信道干扰的情况。

循环码编码

循环码通常采用码多项式描述, 假设(7, 4)循环码的码字为(1001000), 就可用T(x)=1+x3 表示。特别是用g(x)表示前k- 1 位皆为0 的码组, 称为生成多项式。由循环码的性质可知, 循环码对生成矩阵可由码对生成多项式g( x) 及其循环移位构成, (7, 4)循环码生成多项式g(x)=1+x+x3(1011)或g(x)=1+x2+x3(1101),

以选1011 为(7, 4)CRC 码的生成多项式, 用矩阵表示如下式2- 1。

根据生成矩阵, 就可利用上面介绍的方法设计编码器了。还可以利用循环码自身的循环性, 更方便地实现编码器。(7, 4)循环码为例, 若输入信息码元为u(x)=1+x3, 则:

x3622nku（x）nk=xx=x+xmod(1xx)因此, 码多项式为:o（x）=r（x）+xu（x）=x+x2x3x其6中r(x)=x+x2 为信息码元置为高位后整除生成多项式的余式, 它正好对应于校验序列。因此对应的输出码字为: c=(0111001), 其中最右边的4 位是信息元。循环码编码器的结构可用图1 所示的框图表示。

汉明码编码

最简单的校验码是奇偶校验码，其基本思想是无论信息位有多少位，校验位只有一位。以偶校验为例，在

分组数据后面附加一位校验位，使得信息位连同校验位在内的码组中的“l”的个数为偶数个，在接收端按同样的规律检查，如果不符说明出现了差错。奇偶校验码的最小码距d血=2，可以检测奇数(2H1)个错误。汉明码的基本思想是在k个信息位后增加r个监督位，总码长n=k 4-r位，希望能用r个监督位构造出的r个监督关系式来指示rt位码中一位错码的可能位置，r个监督位有27种可能，其中1种表示无错，剩下2’一1种表示一位错码的扎种可能位置，因此要求27—1≥n或27≥后+r+1上式当等于号成立时即为汉明码，一般常见的有(7，4)、(15，11)汉明码等。以(7，4)汉明码为例，监督码位r=n—k=3，用a6，a5，⋯，ao表示这7个码元，用S1S2S3表示3个监督关系式中的校正子，按照S1S2S3=000时表示无错，S1S2S3为其他值时表示7个可能的错码位置。

根据汉明码编译码的基本原理，在FPGA中实现的汉明码编译码系统如图l所示。系统用Verilog语言进行设计，由3个模块组成，编码模块：hamming_coder．v，噪声模拟模块：add—noi．v，译码模块：hamming_decoder．v。三个模块再通过一个顶层综合模块hamming_top综合在一起，其中，data_in为输

入数据，ret为复位端，noi为模拟加入的噪声，data_out为译码后输出的数据，err为译码输出错误指示

BCH(23，1 2)的编码

BCH (23，12)码就是纠正3位错误的二元BCH 码， 由本原多项式以及生成多项式计算式g（x）=

LCM{Q1(x),Q3(x),Q5(x),....,Q2t1(x)}，得到码的生成多项式g利用多项式的除法电路很容易得到BCH

(23，12)码的编码．其编码电路图如图l所示．

图1 BCH (28．12)的编码电路图

BCH(23．1 2)的译码

BCH码译码的一般步骤分4步：(1)根据接收多项式矢量R(x)计算伴随式 ，( =l，2⋯，2 f)；(2)用伯

利坎普迭代算法，从sj求出差错定位多项式o(x)：(3)用钱~(Chien)搜索法(试探法)，求 ( )的根，其倒

数为差错位置数；(4)接收多项式减差错多项式，完成纠错．多项式口( )的迭代算法实现起来很麻烦，直

接以伴随式S】，S3为出发点，来寻找错误位置，并予以纠正来完成译码．由于该码的本原域次数很高，采

用以上的译码方法比较复杂．相对来说，采用修正捕错译码比较简单，译码电路图如图2所示：