allegro教程(allegro教程视频)

内容提要

• Allegro DRC 代码错误释义

• Allegro PCB设计技巧

– 团队协同设计（Physical Team Design）

– 设计数据的导入/导出

– 无焊盘设计

– 走线跨分割检查（Segments Over Voids ）

– 优化（Gloss）

– Data Tips

– 3D Viewer

– 任意角度走线

• 案例分析

– 0.65 mm BGA 带DDR3案例

– HDI-0.5 mm BGA 盲埋孔设计案例

Allegro PCB设计技巧

• Allegro DRC 代码 ：Allegro DRC 错误代码释义.pdf

团队协同设计(Physical Team Design)

• Design Partition

– 基于多人协作完成的PCB设计技术，可将一块复杂的PCB分成多

个简单的PCB，通过团队合作设计，合并设计的方法，可以大大

提升设计效率，缩短设计周期。

团队协同设计(Physical Team Design)

• Design Partition-Create Partitions

团队协同设计(Physical Team Design)

• Design Partition-Workflow Manager

团队协同设计(Physical Team Design)

• Design Partition-文件格式

• 总结

–Allegro Partition设计过程中，子设计相互独立，只能通过Report

、Refresh了解其他设计进展，工程师之间必须有较好的沟通。划

分区域边界不要有小缝隙，对设计重新划分区域时需要导入所有的

子设计，导入导出要有周期性，设计中注意备份。

设计数据的导入/导出

• 导出Constraint信息

设计数据的导入/导出

• 网表导出（第三方网表，可被其他设计文件导入）

设计数据的导入/导出

• 导出库/设计参数文件

设计数据的导入/导出

• 导出布局文件

设计数据的导入/导出

• 导出Sub Drawing

– 此功能非常强大，可以完成几乎所有的可见数据的传递和复用，

包括布局、布线、标注等。

设计数据的导入/导出

• 导出Sub Drawing

设计数据的导入/导出

• 导入Sub Drawing

无焊盘设计

• 高密场合，如高密的BGA区域

• HDI小型化设计，如0.65的BGA，不想用盲埋孔来设计

• 高速设计要求，去除无用焊盘可以提升高速性能

– Allegro有2个地方可以实现无盘设计

无焊盘设计

– 无盘设计的前处理模式

无焊盘设计

– 无盘设计优化后

无焊盘设计

– 无盘设计相关技术问题

• 单独显示孔的颜色和背景区分开

• 设置孔（Hole）到其他元素的物理和间距规则

走线跨分割检查（Segments Over Voids）

优化（Gloss）

• Gloss是为了布线后消除一些多余的过孔及把曲线拉直，

会是连接部分添加泪滴焊盘，便于制造。

Data Tips

• Data Tips是为了提示用户当前所选物体的具体属性。

3D Viewer

任意角度走线

• 考虑材料对信号的影响

0.65 mm BGA带DDR3案例

• 主芯片布局（双通道Fly-By）

0.65 mm BGA带DDR3案例

• 主芯片Fanout（规则已经设置Ok）

0.65 mm BGA带DDR3案例

• 滤波电容放置

0.65 mm BGA带DDR3案例

• 布线规划

– 首先我们把不同Bus高亮出来分析，左右两边对称且黄色和白色

为地址、控制和命令Bus组，其他颜色为数据Bus。

0.65 mm BGA带DDR3案例

• 布线规划

– 其次，来分析单通道布线黄的和白色Bus计划用两个布线层可以

布线完；黄色靠左边，所以规划数据组（天蓝&绿色）可以和黄

色组共一层——黄色+绿色+天蓝共一层，其余另一层

0.65 mm BGA带DDR3案例

• 布线规划

– 最后考虑右边通道——从CPU这端考虑

0.65 mm BGA带DDR3案例

• 布线规划

– 有了前面的基础，这里就很容易规划了！

• 黄色+深兰+紫色共一层，其他共一层。

0.65 mm BGA带DDR3案例

• 布线规划

– 总结-布线内层需求

0.65 mm BGA带DDR3案例

• 布线规划

– 总结-叠层结构（2个布线内层）

0.65 mm BGA带DDR3案例

• 布线注意事项

– 注意Fly-By拓扑结构

– 0.65 mm BGA 可以采用无盘设计，以增加布线资源

– DDR地址、控制、命令的上拉排阻可以调整pin，以便布线

– DDR_VREF电源的滤波电容位置

– 强烈建议建立好约束规则后再布线

HDI-0.5 mm BGA 盲埋孔设计案例

• HDI(High Density Interconnect

，高密度互连)也就是通

常所说的盲埋孔技术。

• IPC-2315对HDI的分类（按照激光孔深度）：

– 一阶HDI

– 二阶HDI

– 三阶HDI

– 任意阶HDI（ALIVH）

• S3C6410X 0.5mm设计分析

HDI-0.5 mm BGA 盲埋孔设计案例

• S3C6410X

普遍应用于各类消费类产品（智能手机、Pad

等），对此芯片的

PCB设计无疑是对PCB 设计工程师的

挑战。

• 一阶盲孔设计为例

– 定义盲埋孔

HDI-0.5 mm BGA 盲埋孔设计案例

– 设置盲埋孔

HDI-0.5 mm BGA 盲埋孔设计案例

– 设置盲埋孔

• 把设置好的Stackup_Bbvia_Via规则分配给相应的Net

HDI-0.5 mm BGA 盲埋孔设计案例

– Fanout

HDI-0.5 mm BGA 盲埋孔设计案例

– 注意事项

• 线宽/间距 3.5/3.5

• 焊盘0.23mm，保证表层能出线

• BGA盲孔的线(除GND、PWR)在02层引出来，设计难点就解决了