高速缓冲存储器

微机系统中采用的先进技术

流水线技术

借鉴工业流水线制造的思想，现代CPU也采用了流水还款计划 线设计。流水线(Pipeline)技术是指

在程序执好听的日文名 行时多条指令重叠进行操作的一种准并行处理实现技术。流水线是Intel首次在

486芯片中开始使用的。流水线的工作方式就像工业生产上的装配流水线。在CPU中山5〜

6个不同功能的电路单元组成一条抬令处理流水线，然后将一条X86指令分成5〜6步后再

山这些电路单元分别执行，这样就能实现在一个CPU时钟周期完成一条指令，因此提高

CPU的运算速度。经典奔腾每条整数流水线都分为四级流水，即指令预取、译码、执行、写

回结果，浮点流水又分为八级流水。

高速缓冲存储器

高速缓冲存储器是存在于主存与CPU之间的一级存储器，由静态存储芯片(SRAM)组成,容

量比较小但速度比主存高得多，接近于CPU的速度。在计算机存储系统的层次结构中，是

介于中央处理器和主存储器之间的高速小容量存储器。它和主存储器一起构成一级的存储器。

高速缓冲存储器和主存储器之间信息的调度和传送是山硬件自动进行的。在计算机技术发展

过程中，主存储器的存取速度一直比中央处理器操作速度慢得多，使中央处理器的高速处理

能力李贽简介 不能充分笔袋简笔画 发挥，导致整个计算机系统的工作效率受到影响。有很多方法可用来缓和中央

处理器和主存储器之间速度不匹配的矛盾，如采用多个通用寄存器、多存储体交叉存取等，

在存储层次上釆用高速缓冲存储器也是常用的方法北海鱼胶的功效 之一。很多大、中型计算机以及新近的一

些小型机、微型机也都采用高速缓冲存储器。高速缓冲存储器的容量一般只有主存储器的儿

疔分之一，但它的存取速度能与中央处理器相匹配。根据程序局部性原理，正在使用的主存

储器某一单元邻近的那些单元将被用到的可能性很大。因而，当中央处理器存取主存储器某

一单元时，计算机硬件就自动地将包括该单元在内的那一组单元内容调入高速缓冲存储器，

中央处理器即将存取的主存储器单元很可能就在刚刚调入高速缓冲存储器的那一组单元内。

于是，中央处理器就可以直接对高速缓冲存储器进行存取。在整个处理过程中，如果中央处

理器绝大多数存取主存储器的操作能为存取高速缓冲存储器所代替，计算机系统处理速度就

能显著提高。

CISC和RISC

为了提高计算机性能，人们使CPU有更大的指令系统、更多的专用寄存器、更多的寻址方式

和更强的指令计算功能等，即CPU的结构沿着不断复杂化的方向发展。后来，将它们称为

复杂指令集计算机(CISC,ComplexInstructionSetComputer)□CISC技术通过增强指令功

能提高计算机的性能，指令码不等长，指令数量多。CISC技术的复杂性在于硬件，在于CPU

芯片中控制器部分的设计与实现。自PC诞生以来，主流产品一直使用Intel公司的CPU或

其他公司生产的兼容产品，而Intel公司的CPU沿用了CISC技术。当CISC发展到一定程

度后，人们发现一些复杂指令很少使用，但把它们加入指令集中却使控制器的设计变得十分

复杂，并占用了相当大的CPU芯片面积。指令的执行周期也较长。因此，从处理器的执行

效率和开发成本两个方面考虑，有必要对复杂指令集结构的处理器进行反思。

1980年Patterson和Ditzel首先提出了精简指令集计算机(RISC,ReducedInstruction

Setcomputer)的概念，另觅提高计算机性能的途径。RISC具有简单的指令集，指令少，指

令码等长，寻址方式少，指令功能简单；强调寄存器的使用，CPU配备大量的通用寄存器

（常称为寄存器文件RegisterFile）,以编译技术优化寄存器的使用；强调对指令流水线的

优化，采用超标量、超级流水线。通过简化指令系统使控制器结构简单，进而提高指令执行

速度。RISC技术的走路上学观后感 复杂性在于软件，在于编译程序的编写与优化。LI前，RISC处理器产

品主要用在工程工作站、嵌入式控制器和超级小型计算机上。

今后RISC技术和CISC技术都会继续发展，同时，RISC技术与CISC技术的竞争使它们

互相渗透，如PowerPC处理器，已不再是“纯”RISC结构；最新的CISC设讣也融进不

少RISC特征，如IntelPentium系列、AMDK6系列微处理器。

多核心技术

多核心是指在一枚处理器中集成两个或多个完整的汁算引擎（内核）。多核心技术的开发源

于工程师们认识到，仅仅提高单核芯片的速度会产生过多热量且无法带来相应的性能改善，

先经典文章网 前的处理器产品就是如此我的前半生老金 。他们认识到，在先前产品中以那种速率，处理器产生的热量很

快会超过太阳表面。即使没有热量问题，其性价比也令人难以接受，速度稍快的