高动态范围

2020.12

高动态范围的电容测量电路——CDC的设计*

Designofahighdynamicrangecapacitancemeasurementcircuit-CDC

麦伟健，植浩昌，陈涌楠，陈俊凯 （广州大学，广州 510006）

摘 要：本文介绍了一款电容检测电路(CDC)，其中给出了一种基于电荷转移型AFE，在宽待测电容范围下针

对不同大小的电容进行粗测和细测两次测量，以获得最佳测量值的粗细测逼近型AFE，并为此设计了一种结

构简单有效的控制时序以及对应的逻辑电路，和针对获得的ADC输出值设计的可编程除2电路。同时，为了将

AFE和ADC隔离开来，提出了AFE和ADC的匹配中间级结构（高精度跟随器）。

关键词：CDC；AFE；跟随器

0引言

电容数字转换器是专为激励电容式触摸传感器设

计,具有低功耗、高集成度、高精度测量的特点,已成为

消费电子领域中电容传感器应用的主流产品。随着的工

艺和技术的不断发展，电容的大小在不断减小，这令对

电容的检测产生了一定的难度，基于这样的现状，我们

设计了一款具有转换精度高(转换有效位数为

11

位

)，电

容检测范围(电容检测为

1fF

~

25k分辨率 pF

)宽，电容速率为

400

s

的电容检测电路(

CDC

)。

1系统整体设计

本设计的顶层电路如图

1

所示，为本作品

CDC

总体

框架结构，片内产生基准和时钟，主干结构为

AFE

和

ADC

，进行输入电容至数字量的转换后，由输出寄存器

进行简单的

DSP

，然后输出数字量至片外。

2高速电荷转移型-粗细测AFE设计

２．１ ＡＦＥ整体电路介绍

本文提出的电路是一种将微弱电容值转换为数字量

的集成电容测量电路，该电路是基于电荷守恒提出的电

容测量原理如图

2

所示，其创新处在于控制时序、模拟

前级电路结构、以及控制算法。

图１ ＣＤＣ系统顶层电路

（＊标记的寄生电容补偿电路仅停留在前仿／原理验证阶段）

该电路由模拟前级电路（

AFE

）、

ADC

、输出移位

寄存器和控制逻辑电路四个部分组成，模拟前级电路用

于将输入的待测电容的电容值线性对应地转换成一个可

供

ADC

测量的电压值，其由若干个电容、运放、

MOS

管、电压跟随器、反相器，以及

MOS

管开关组成。

其中，所用到的运放是一个低失调电压的一级运

放，

C

offt

是一个用于在校正过程中存储运放的输出失调

电压的皮法电容，

Vref

是外部引入的参考电压，

Cy

是用

于收集电荷的电容。电压跟随器采用一级或二级结构，

用于隔离

ADC

和

AFE

，并提供阻抗匹配。

模拟前级电路中心的电流镜结构采用

1

:

1

的宽长

*基金项目：2019年国家级大学生创新训练项目（2）;

获得“第四届全国大学生集成电路创新创业大赛-艾为杯”全国二等奖。

作者简介：麦伟健（1999—），男，主要从事模拟IC电路与人工智能交叉算法的学习。

Copyright博看网htsRerved.

76ELECTRONICENGINEERING&PRODUCTWORLD2020.12

设计应用

esign&ApplicationD

比，用于将流过左端补给至

Cx

的

电荷复制到右端的

Cy

，电流镜右

端为

2

个相同结构的电路并联，不

同之处在于反相器的输入为

A

[

0

]至

A

[

M

-

1

].

A

[

M

-

1

:

0

]是由控制逻辑

电路产生的，用于控制流入到

Cy

的电荷的增益倍数，是一个

2

位的

数字信号。

整个电路一共用到

7

个开关，

其中

S3

控制的是片外的任意形式

开关，剩余的

6

个开关为片内的

MOS

管开关，它们的作用简述

如下：

S1

：控制模拟前级电路初

始化

S2

：连通片外与片内电路的

控制信号

S3

：控制片外待测电容

Cx

是

否接入

模拟前级电

路左方框内的电

容

Cx

是片外的待

测电容，

S3

是一

个受控与控制逻

辑的开关，

Cpara

是片内外

Pad

的寄

生电容。

２．２ 粗细测时序

设计介绍

AFE

运行时

需要频繁地进行

开关切换，可总

结为以下

4

个步

骤，

4

个步骤对

应的开关状态如

图图

3

(

a

)(

b

)(

c

)(

d

)

所示。

图２ 电路原理图

图３ 开关状态图：（ａ）初始态 （ｂ）就绪态 （ｃ）接入待测电容 （ｄ）调整增益档位

Copyright博看网htsRerved制作花灯 .

2020.12

２．３ＡＦＥ与ＳＡＲＡＤＣ的匹配中间级设计（高精度跟

随器）

由于本设计采用电荷转移型

AFE

，其原理是用一

个小的待测电容收集电荷。因此不能直接将

AFE

接入

DAC

，给电容阵列充放电。因此，需要设计一个跟随器

来做

AFE

和

ADC

之间的隔离。普通的跟随器误差远远超

过

1LSB

，为此，高精度跟随器在本设计中被提出。

如图

3

通过使用套筒型折叠共栅运放作为第一级来

提高增益，同时，运放的输出级接形成推挽结构的连个

mos

管，提高摆率的同时提高其驱动能力。此外，将电

路接成负反馈，实现单位增益，从而实现输入输出的

跟随。

图３ 高精度跟随器结构

２．４ ＡＦＥ仿真测试结果

图

4

所示是

AFE

在增益为

2

时，输入电容从

0

～

1pF

的

扫描结果，可以看出输入电容在

0

~

1pF

范围内，输出电

压的线性度较好，根据

Excel

的线性拟合工具可知，输

入/输出之间的表达式为：

Vout

=卡通小狗

0

.

0005Cx

-

0

.

0013

R2=

1

另外，在增益为

2

时，

1fF

对应

0

.

5mV

的电压输出。

根据图

4

(

a

)所示的扫描结果，计算与理想输入输出

表达式（

Vout

=

0

.

0005Cx

）之间的误差可得图

4

(

b

)的

误差散点图，可以发现，按照赛题要求的

1fF

/

1LSB

精度，本设计的

AFE

可以

100

%满足，且

99

.

5

%以上的

待测电容测量误差小于

0

.

5LSB

，给后续的设计留足了

余量。

将测试数据统计如表

1

所示。

表１ 测试数据统计表

平均误差/

mV0

.

2

最大误差/

mV0

.

44

平均误差/

LSB0

.

416

最大误差/

LSB0

.

83

（ａ）待测电容１０００点扫描结果

（ｂ） 误差测试结果

图４ 仿真测试结果图

3芯片仿真结果总结

３．１ 版图总体设计

高动态范围的电容检测电路

CDC

内部集成了前端

AFE

模块，

ADC

模块，还有数字控制逻辑等模块，把电

容量转成电压量再通过

ADC

模数转换输出数字量，这

过程中涉及数字信号与模拟信号的影响，数字控制部分

与模拟部分之间会出现相互干扰引入噪声，所以版图设

计过程中需要对电路进行合理布局，降低模块之间的串

扰，提高系统稳定性与适配性。

在进行电路版图设计尤其是数模混合电路版图设计

Copyright博看网htsRerved.

78ELECTRONICENGINEERING&PRODUCTWORLD2020.12

设计应用

esign&ApplicationD

的时候，要遵循布局布线的一些基本原则。

在布线原则中，需要满足各层金属的最小线宽与间

距要求，同时关键信号尽量避免长走线，同时避还要

考虑天线效应等问题，连线的时候应该每一层都选择走

相同方位的走线，层与层之间走线应选择交叉走线避免

平行

在布局上，首先对于那些在电路中的处于等电位的

MOS

管的端口，要尽可能让它们共用有源区部分，让

连线最短，并且要减少版图的面积；对于数字电路部分

与模拟电路部分要区分开，并且可以加上隔离保护环，

可以在电源上分开数字部分与模拟部分，区分电源地与

数字地。例如让比较器，运放等部分与和它们相关联的

偏置电路远离数字模块，本次作品中采用了额外的

LDO

对比较器部分进行供电，同时用保护环作为模块进行隔

离操作。

本次版图验证采用的是

GF

的

0

.

18m

工艺库。如图

5

所示，是版图的总体布局规划，主要以信号流为准，从

左边

AFE

输入，输出信号接入右边

ADC

进行测量，

ADC

输出通过左上方数字逻辑控制后从上端输出结果。

版图左边端口

CS

为被测电耳闻目什么 容接入点；

ES

为

External

start

为电容测试使能信号，高电平有效；

Twice

_

Finsih

为数据输出有效信号，当输出为高电平时表示输出数据

有效；

D0

~

D11

为输出数据位。整体版图是由数字和模

拟两大部分组成，

ADC

位

12

位的

SARADC

，版图将比

较器与

AFE

等模拟部分电路放在左下角，与数字电路部

分区分开，右边为电容阵列。

图

5

为整个

CDC

系统的版图

layout

(布局)图，芯片整

体面积为

760m

990m

，

ADC

部分面积为

560m

800m

，

AFE

模块面积为

90m

155m

，

Control

Logic

(控制逻辑)部分面积为

220m

410m

。总共使

用到电容

136帮助自己

.

38pF

，电阻

1210k

。

4结语

本作品设计了高动态范围的电容测量电路，该电路

实现在较大范围内对变化量较小的电容进行检测并且输

出的功能，且具有高精度的特性。在此基础上对电容检

测电路的各个模块及整体电路进行了仿真测试、数据分

析以及版图设计。

图５ 版图总览

本作品的设计参数如表

3

所示：电容检测电路能够

实现从

1fF

到

1pF

的电容检测并且满足设计指标。

表３ 设计参数

性能指标比赛要求本电路设计参数

是否达到

设计要求

工作温度

-

40

~

125

℃

-

40

~

125

℃√

工作电压

2

.

5

~

3

.

6V好的学习习惯

Typ

.:

3

.

3V

Range

:

2

.

5V

~

3

.

6V

√

工作电流<

1mA

Convertingmaximum

I

VDD

=

I

AFE

+

I

ADC

:

700

A

Typ

.

I

ADC

=

200A

√

电容检测

范围

1pF2

.

048pF

√√

电容检测

精度

1fF1fF

√

单次测量

时间

<

20ms400s

√√

参考文献：

[1]沈易.新型混合结构逐次逼近型CMOS模数转换器关键技术研

究[D].西安:西安电子科技大学,2019.

[2]刘佳欣.基于噪声整形的高能效模数转换器芯片关键技术研究

[D].成都:电子科技大学,2018.

[3]LIB,-SensitivitySignalConditioning

InterfaceforCapacitiveTouchKeyUsingModulation.

[4]胡云峰.用于SARADC的高能效电容阵列DAC研究[D].广州:

华南理工大学,2017.

[5]王浩.低功耗电荷重分配式CMOS逐次逼近型模数转换器研究

[D].西安:西安电子科技大学,2016.

[6]胡云峰,李斌,吴朝晖.应用于空气净化器大全 SARADC的高能效电容阵列

DAC[J].华南理工大学学报(自然科学版),2015,43(09):47-

53+66.

[7]梁宇华.低功耗逐次逼近型CMOS模数转换器的研究[D].西安:

西知青往事 安电子科技大学,2015.

Copyright博看网htsRerved.