Digital IC Lab文件名稱：Simulation and Verification with Xilinx FPGA撰寫人員：林宜民(依姓氏筆劃)硬體要求：PC、Xilinx FPGA Spartan3 XC3S1500軟體要求：ModelSim SE 5.6、Synplify Pro 7.2、Xilinx ISE 6.3i文件版本：Version 1.2 (1/24/2006)工作內容
利用VHDL設計乘法器Implement of Multiplier by Using VHDL許地申Dih-Shen Hsu中華技術學院電機系副教授Associate ProfessorDepartment of Electrical Engineering格列夫游记China Institute of Technology摘 要在計算機結構裡加，減，乘，除是常被用到的運算，本文提出
