海下海Altera几个常用的Synthesis attributesNopruneA Verilog HDL synthesis attribute that prevents the Quartus II software from removing a register that does not directly or indirectly feed a top-level output o
状态机设计V2.0 by foreveryoung前言：很久以前发了篇《状态机设计by foreveryoung》，这阵子有空重新修订了一下，少许补充和删减了些内容，相对老版，调理应该更加清晰点。细心的人可能注意到，目录是从第二章开始的，且没有做链接。因为这是我笔记中的一篇，也懒得改了，想来也不会太影响阅读：）。2011.5.31 上海foreveryoung雪的歌交流QQ群：123035845/
