uvm面试题
1、什么是UVM？它的优势是什么？
UVM（Universal Verification Methodology）是bulk⼀个标准化的⽤于验证设计的⽅法学。其优势包括：重⽤性、VIP即插即⽤、通⽤性、独⽴于仿真器、⽀持CDV（coverage driven verification）、祈使句的回答⽀持CRV（constraint random verificationjam）等等。
melancholy2、UVM component和UVM object有什么区别？
UVM component：在build_pha之后就⼀直存在于整个仿真周期。
通过interface连接到DUT或者通过TLM port连接到UVM component。
通过configure机制和pha机制控制UVM component的层次结构和仿真⾏为。UVM object：从for the record⼀个UVM componenslow是什么意思t⽣成，然后传递到另⼀个 UVM component之后就会消失。不会连接到任何组件，也不存在 pha机制。
3、为什么需要pha机制，不同的pha有什么区别？
pha机制⽤来控制和同步不同furiousbanzhuUVM triedcomponent的仿真⾏为。可以根据是否消耗仿真时间区分为function pha和iconfindertask pha。
4、哪些pha是top-down pha、bottom-up pha和parallel pha？
build_pha是top-down pha，run pha等task pha是parallel pha，其他都是bottom-up pha。
5、为什么build_pha是top-down pha，⽽connect_pha是bottom-up pha？
build_pha需要验证平台根据⾼层次组件的配置来决定建⽴低层次的组件，所以其是top-down pha。connect_pha需要在build_pha之后完成验证组件之间TLM连接。
