不恢复余数阵列除法器的FPGA实现

更新时间:2023-07-13 13:19:31 阅读: 评论:0

典雅什么意思FPGA Implementation About the Array Divider on the Addition and Subtraction Alternating Method 作者: 吉雪芸 朱有产
染发什么颜色好看>huit>英语4级多少分过作者机构: 华北电力大学信息与网络管理中心,河北保定071003
出版物刊名: 保定学院学报专四是什么
月攘一鸡翻译页码: 56-59页
themarine年卷期: 2010年 第3期
2011年12月四级真题
主题词: CAS 不恢复余数法 并行除法 阵列除法器 FPGAflipped怦然心动
摘要:在研究不恢复余数法的算法基础上,阐述以可控加/减法器(CAS)为基本组成单元的阵列除法器的构造原理,并给出一个完整的定点小数补码除法逻辑图,最后提出一种基于现场可编程门阵列(Field-Programmable Gate Array,简称FPGA)的除法器的硬件实现方法.
portfolio是什么意思

本文发布于:2023-07-13 13:19:31,感谢您对本站的认可!

本文链接:https://www.wtabcd.cn/fanwen/fan/90/176160.html

版权声明:本站内容均来自互联网,仅供演示用,请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系,我们将在24小时内删除。

标签:保定   除法   定点   逻辑图   阐述
相关文章
留言与评论(共有 0 条评论)
   
验证码:
Copyright ©2019-2022 Comsenz Inc.Powered by © 专利检索| 网站地图