工艺与制造Process and Fabrication
LDD后热处理工艺对28nm PMOSFET 短沟道效应的影响
朱巧智，刘巍，李润领
（上海华力集成电路制造有限公司，上海201314）
摘要：Si MOSFET作为大规模集成电路的基础，沟道长度是决定其运行速度和集成度的重要参数。随着Si MOSFET器件尺寸不断缩小，短沟道效应（即器件阈值电压随沟道长度减小不断降低的现象）越来越严重。基于28nm低功耗逻辑平台，研究了LDD后热处理工艺对PMOSFET器件短沟道效应的影响及物理机制。实验结果表明，通过优化热处理温度，可以显著改善PMOSFET器件短沟道效应，实现在较低pocket离子注入剂量下达到同样阈值电压的目的。TCAD工艺及器件仿真结果表明，热处理温度调节器件短沟道效应的主要物理机制是其对pocket离子注入杂质激活率的影响。
の是什么意思
关键词：集成电路制造；短沟道效应；PMOSFET；pocket注入；热处理温度。
中图分类号：TN405文章编号：1674-2583(2019)08-0034-03
D01:10.19339/j.issn.1674-2583.2019.08.012
ogs中文引用格式：朱巧智，刘巍，李润领丄DD后热处理工艺对28nm PMOSFET短沟道效应的影响[J].集成电路应用,2019,36(08):34-36.
Impaction of Post-LDD Anneal to28nm PMOSFET Short Channel Effect
ZHU Qiaozhi,LIU Wei,LI Runlaihonolulu
(Shanghai Huali Integrated Circuit Corporation,Shanghai201314,China.)
Abstract—Si MOSFET is the basic building block of large-scale integrated circuits.MOSFET channel length is a critical parameter to decide the circuits speed and integration density.With the feature size of Si MOSFET scaling down,short channel effect(SCE,the phenomenon of threshold voltage decreas with gate length decreasing)is becoming more mnd more vere.Bad on28nm low power logic platform,this work investigated the effect of post-LDD anneal to PMOSFET SCE.The results show that high temperature SPK anneal could effectively suppress PMOSFET SCE.TCAD simulation reveal that the mechanism of high temperature SPK suppressing SCE is due to pocket Ph active concentration increasing in channel.
Index Terms—integrated circuit manufacturing,short channel effect,PMOSFET,pocket implant, anneal temperature
1引言相关，而且与由漏极电压控制的横向电场也相关，这
互补金属氧化物半导体（Complementary Metal-Oxide-Semiconductor,CMOS）电路是大规模集成电路技术的重要基石，而金属氧化物半导体场效应管（Metal-Oxide-Semiconductor Field Effect Transistor, MOSFET）则是CMOS电路的基本组成器件［l'2］o 在CMOS技术发展的五十多年时间里，为了实现更高的集成度、更优良的性能、以及更低的功耗，S! MOSFET器件特征尺寸不断减小。作为MOSFET器件的尺寸衡量标准，沟道长度（即源漏之间的距离）是决定MOSFET器件速度和集成度的重要参数。随着微电子技术的迅速发展，MOSFET器件沟道长度不断缩小，当沟道长度减小到一定程度时，源区与漏区的耗尽层宽度可与沟道长度相比拟时，沟道区的电势分布将不仅与由栅电压及衬底偏置电压决定的纵向电场一二维电势分布特性导致MOSFET器件的阈值电压（Vt）随着栅长（L）的缩小而逐渐减小，这种现象即称为短沟道效应。短沟道效应虽然可以增加小尺寸器件的饱和电流（Idsat），但同时也会增加器件的漏电（Ioff），改变MOSFET I-V特性曲线，劣化器件可靠性卩一7］。因此，理解短沟道效应机制并对其进行优化是深亚微米MOSFET器件研究的关键。
为抑制Si MOSFET器件短沟道效应，一方面可以采用新型的器件结构，如绝缘体上硅（Silicon on Insulator,SOI）MOSFET和鳍式MOSFET（Finfet）结构，这两种器件分别通过采用超薄的Si层（＜10 nm）和立体的栅极结构增强栅极的控制能力，进而降低器件漏电，改善器件短沟道效应［&刃。
另外，也可以采用在bulk MOSFET基础上优化
基金项目：上海市经济和信息化委员会软件和集成电路产业发展专项基金（1500204）。
作者简介：朱巧智，上海华力集成电路制造有限公司，博士，研究方向：集成电路半导体器件设计与TCAD仿真。收稿日期：2019-05-28，修回日期：2019-07-15。
34|集成电路应用第36卷第8期（总第311期）2019年8月
Process and Fabrication I工艺与制J造
工艺条件的方法。目前最常用的改善bulk MOSFET短沟道效应的方法是横向沟道工程，即在沟道靠近源漏端引入一个与沟道掺杂同型的环形(pocket)大角度高
浓度离子注入区域[10'13]，该区域可以通过提高沟道两端的势垒高度，有效抑制短沟道效应，如图1所示。但由于pocket注入杂质剂量过大会散射沟道中的载流子，降低载流子迁移率，进而降低器件速度，退化器件稳定性，因此如何在抑制短沟道效应的同时降低pocket注入剂量是目前小尺寸器件研究面临的主要问
图1PMOSFET器件剖面图和能带图基于28nm低功耗逻辑平台，针对PMOSFET 器件LDD离子注入后热处理工艺对器件短沟道效应的影响进行实验研究，并借助工艺及器件仿真工具Technology Computer Aided Design(TCAD)，对其物理机制进行分析，为28nm PMOSFET器件短沟道效应改善
提供了解决方案。
2实验
本实验中的PMOSFET器件基于28nm低功耗逻辑平台制作，其制作工艺流程如图2所示。成；(13)接触电极的形成。
其中，pocket离子注入工艺包括磷(phosphorus,Ph)和碑(Arnic,As)两步离子注入，LDD包括硼(Boron,B)元素的离子注入，LDD后热处理为尖锋退火工艺(spike anneal process, SPK)o本文对SPK退火工艺温度进行了七组实验，分别为850七、900t、910°C,920T、930七、950%：和980I。为分析LDD后热处理工艺对PMOSFET器件短沟道效应的影响，对每组实验条件不同沟道长度的器件进行IV测试，并采用常数电流法提取Vt值。基于器件制作工艺流程，在TCAD 仿真工具Sentaurus中建立了器件工艺模型，并对不同处理温度下沟道杂质分布进行TCAD仿真分析，以澄清LDD后热处理温度影响MOSFET器件电学特性的物理机制。
怀疑3结果与讨论
3.1LDD后热处理温度对28nm PMOSFET短沟道效应的影响
LDD后热处理工艺的主要目的是激活pocket 和LDD注入杂质，并修复离子注入引起的晶格缺陷。图3
所示为SPK退火温度从850X.升高到980°C过程中PMOSFET器件的Vt roll-off曲线。由图可以看出，SPK850七时短沟道PMOSFET Vt下降最快，即器件短沟道效应最严重。随着SPK温度不断升高，长沟道L=0.9“m PMOSFET器件Vt保持不变，而短沟道L=0.027^m器件Vt逐渐增加。SPK温度从850°C升高到980T时,L=0.027|i m 的Vt增加了约90mV，沟道长度在0.027~0.9a m 之间的器件Vt依据沟道长度不同，也有不同程度的增加。另外，还可以看出当SPK温度达到一定时，PMOSFET器件Vt将维持在一稳定数值，不再
<>S01：STI and AA formation
C S02：Well loop
G>503：Gate oxide formation
和S04：Poly gate formation
(►S05：Spacerl formation
i>S06：Pocket and LDD implant
<•S07:Post-PLDD anneal
U S08：SiGe loop
<>S09：Spacer2formation
S10：P+S/D loop
O Sil：S/Danneal
<>S12：Silicidation
()S13：CT formation
图228nm PMOSFET器件
形成；
子注入；
(1)器件有源区(Active Area, AA)和浅沟槽隔离区(Shallow Trench Isolation,STI)制作；(2)器件阱的形成，主要是阱离子注入；(3)栅氧(gate oxide)绝缘层形成；
(4)多晶硅栅的形成；(5)侧墙1的形成；(6)器件pocket 和LDD离子注入；
(7)LDD后热处理；(8)SiGe外延
工艺流程生长；(9)侧墙2的
(10)器件源漏区域(Source and Drain)的离
trymybest(11)SD后热处理；(12)金属硅化物的形
增加。图4为不同SPK退火温度下L=0.027|±m的
PMOSFET器件Vt值，由该图可以看出，在SPK温
度从850~980七逐渐升高的过程中，短沟道器件
mba案例分析(L=0.027p.m)的Vt值呈现先增加后饱和的
现象，其中920T是饱和临界温度。
图3不同SPK温度下
PMOSFET的Vt roll-off曲线
图4不同SPK温度下短沟道
PMOSFET器件的Vt 上述实验结果表明，通过选择合适的PLDD后SPK退火温度，可以有效改善PMOSFET器件短沟
道效应。也就是说，为了达到同样的Vt，选择合适
集成电路应用第36卷第8期(总第3"期)2019年8月丨
35
工艺与制造 I Process and Fabrication
的退火温度可以有效降低所需的pocket 注入剂量， 有利于降低载流子散射，提高载流子迁移率，最终
提高器件速度。3.2物理机制分析
上述实验结果表明，升高PLDD 离子注入后 SPK 退火温度可以有效改善PMOSFET 器件短沟道 效应，为器件性能改善提供帮助。为明确其微观机 理，本文对SPK 850 °C 和SPK 930 °C 两组条件进行 T TCAD T 艺仿真分析。图5为SPK 850 °C 和SPK 930 P 两组器件的pocket 杂质分布剖面图及沟道方 向分布曲线，由图可以看出，当SPK 温度由850 r 升高到930 £时，器件沟道中的Ph 杂质激活浓度明 显升高，而As 激活浓度没有明显变化，这说明SPK
温度升高引起器件短沟道器件Vt 增加的主要机理是 增加了 pocket 注入Ph 的激活浓度，使其对Vt 的贡
环球雅思口语献更大，这样就可以通过较低的pocket 注入剂量获 得同样的Vt，为28 nm PMOSFET 器件速度提升奠 定基础。
Active doping profile
文静的英文(a ) Ph Active 和 As Active
浓度分布剖面图(b )沟道方向Ph Active 和 As Active 浓度分布曲线
图5 SPK 850t ；和930贮下 PMOSFET 器件的TCAD 仿真结果
4结语
本文基于28 nm PMOSFET 器件，分析了 PLDD 离子注入后热处理温度对器件短沟道效应的影响，
确定了 PLDD 后热处理工艺的最佳温度范围，并借 助半导体器件仿真工具TCAD 对该工艺影响器件特
性的物理机理进行了分析。实验结果表明，PLDD 后SPK 热处理温度由850 °C 上升到980 t 时， PMOSFET 器件短沟道Vt 呈现出先增加后饱和的现 象，920 °C 是临界饱和点。TCAD 仿真分析发现， 升高SPK 温度可以有效增加pocket 注入Ph 的激活 量，而对As 的激活量没有影响，这说明高温SPK 增 加短沟道器件Vt，改善短沟道效应的主要机理是对 Ph 激活浓度的提升，使其对器件Vt 值的调节贡献更 大。因此就可以通过较低的pocket 注入剂量获得同 样高的Vt，为28 nm PMOSFET 器件性能改善奠定 基础。参考文献
[1] K. Roy, S. Mukhopadhyay, H. MAHM00DI-MEIMAND, et
a 1. Leakage current mechani sms and leakage reduction techniques in deep-su
b micrometer CMOS circuits[J]. PROCEEDINGS OF THE IEEE, 2003,91 (2) :305-327.
[2] Q. XIE, J. XU, Y. Taur. Review and critique of
analytic models of MOSFET hort-channel effects in subthreshold. IEEE TRANSACTIONS ON ELECTRON DEVICES,2012: 1569-1579.
priority是什么意思
[3] S.Wolf. Silicon processing for the VLSI
era, vol 3: the submicron MOSFET[M]. California, USA:Lattice Press, 1995.
[4] Y. Taur, T. H. Ning. Fundamentals of Modern
VLSI Devices, 2nd edition[M]. Cambridge, UK:Cambridge University Press, 2009.
[5] F. H. Gaensslen.Geometry effects of smallyou have my word
MOSFET devices [J]. IBM J. Res., 1979, 23(6): 682-688.
[6] D.J.Frank,R.H.Dennard,E.Nowak,et al.
Device aling limits of Si MOSFETs and their applicationdependencies[J]. PROCEEDINGS OF THE IEEE, 2001,89(3):258- 288.
[7] T. N. Nguyen. Small-geometry MOS transistors :
Physics and modeling of surf ace and buried-channel MOSFETS[D]. Stanford, CA:Ph. D. disrtation, Stanford Univ.,1984.
[8] C.C.HU. Sealing CMOS Devices Through
Alternative Structures[J]. Science in China (Series F), 2001, 44 (1): 1-7.
[9] C.C.HU. Modern Semiconductor Devices
for Integrated Circuits[M]. China:China Science Publishing & Media LTD,2012.
[10] T.Hori. A 0.1-u mCMOS technology with
ti 1t-implanted punch through stopper (TIPS) [J]. IEEE I EDM Tech. Dig., 1994:75.
[11] H. CHEN, J. ZHAO, C. S. TENG, et al. Submicron
1 arge-ang 1e -tilt implanted drain technology for mixed-signal applications [J]. IEEE I EDM Tech. Dig., 1994:91.
[12] Y. ZHANG, H. ZHU, Hao WU, et al. Planar Bulk
MOSFETs With Self-Aligned Pocket Well to Improve Short-Channel Effects and Enhance Device Performance[J]. IEEE TRANSACTIONS ON ELECTRON DEVICES, 2015, 62(5):1411-1418.[13] B. YU, C. H. J. Wann, E. D. Nowak, et al. Short-
Channel Effect Improved by Lateral Channel-Engineering i n Deep-Sub micrometer MOSFET's[J]. IEEE TRANSACTIONS ON ELECTRON DEVICES, 1997, 44 (4):627-634.
36 |集成电路应用 第36卷第8期(总第311期)2019年8
月
