一．填空题
1.术语CPLD表示什么意思？（a)
（a）复杂可编程逻辑器件； （b）组合可编程逻辑器件;(c)组合可编程局部器件.
2.术语FPGA表示 （b）．
（a）正规的可编程门阵列；(b）现场可编程门阵列；（c）有限可编程门阵列。
3.术语HDL代表 (a）
（a)硬件描述语言; （b）美元崇拜者； （c）硬件开发语言; (d)高级设计语言。
4.关于自上而下的EDA设计，选择所有正确的说法.（abcdef)
（a）可做到更好的资源分配；（b)使得每一个小的功能模块可以被单独仿真；
(c)加速仿真；(d)使器件的行为建模更容易；（e）导致一个低功耗的设计;
（f）可在设计组的各成员之间有效地分割一个设计项目
5。测试的10／10规则是（C )。
（a）应该每10天测试10次。(b)对于设计的每个10%的部分应该进行10次测试.
（c)测试电路的规模不应超过整个电路规模的10%，而且设计和调试测试电路所占用的时间不应超过设计和调试原电路所用时间的10%.
6.术语“功能仿真"的含义是(a)
（a）仿真一个设计的功能如何,而不关心其定时;（b）仿真一个设计的功能等效性；
（c)仿真设计所代表的精确功能；（d）仿真一个设计的功能和时间特性。
7。VHDL程序输入方法主要有（原理图输入法）,（文本输入法）和(参数化宏功能块LPM设计法）
8.下列说法正确的是(a，c）
（a）进程的启动必须有敏感信号;（b)进程语句process 必须有敏感信号列表；
（c)进程可以用wait语句启动；（d）进程中的语句顺序颠倒一下不会改变所描述电路的功能．
英语李老师9.VHDL用于综合的数据类型主要有（标量)型、复合型和子类型，其中第一种类型包括所有的简单类型如（整数型）、(实数型）、(枚举型)等．
10。VHDL中的数据对象有（信号)、(变量）、(常量）三种,端口属于（信号)。
11。下列有关时钟上升沿触发的描述正确的是(a,d,e）。
(a）clock'event and clock=’1’；（b）not clock’stable and clock=’0’;
京剧妆（c）clock'event; （d）clock’event and（clock'last_lalue=’0');
(e）rising_edge（clock).
12。下列有关时钟高电平触发的描述正确的是（a,b）。
(a)clock ='1';（b） clock’event and（clock =medicine是什么意思'１’)；(c) rising_edge（clock)。
13.有限状态机根据输出方式不同分为（moore)型和（mealy）型，其差别在于（moore型FSM输出只与当前状态有关，而mealy型输出与当前状态和当前输入都有关．)
14。常用的设计库有（IEEE）、（STD)、(WORK）.其中（WORK等）是显式的,在编程时无需用（u)语句打开。
15、术语“时序仿真”表示什么意思？(a）
(a）一个过程，它着眼于某个同步设计并确定其最高工作频率，该频率不违反任何建立和保持时间；no matter what
（b）一种包括了定时延时的仿真；
（c）一个过程,它着眼于某个异步设计并调整所有处于临界的路径,以使得它们在一定的时间约束范围以内.
16、对于下面的说法选择真或假：
（a）总线竞争能降低设计在其整个寿命时限范围内的可靠性。
(b)如果总线竞争不能全部消除,那也应该把它最小化。
17、对于下面的说法选择真或假：
(a）悬浮总线能产生信号噪声.（b）悬浮总线能引起额外的功率损耗. （c)应该在设计中避免悬浮总线。
18、综合软件的功能:
（a)将一个低级别的设计描述转换为一个功能上等效的高级别的设计描述;
(b)将一个用某一种HDL语言描述的设计转换为一个等效的用另一种HDL语言描述的设计；
（c)从一个设计描述中产生一组测试向量;
（d）从一个功能上等效的、高级别的设计描述中产生一个低级别的设计描述.
19、EDA设计输入方式主要包括(文本输入）、（图形输入)和（波形输入）三种。
20、EDA的设计验证包括（功能仿真）、(时序仿真）、(硬件测试）三个过程。
21、当前最流行并已成为IEEE标准的硬件描述语言包括（VHDL）和（Verilog HDL）。
22、将硬件描述语言转化为硬件电路的重要EDA软件称为（综合器）。
23、 VHDL用于综合的数据类型主要有（标量）型、复合型和子类型，其中第一种类型包括所有的简单类型如(整数型）、(实数型）、（枚举型）等.
24、 VHDL中的数据对象有(信号）、(变量）、（常量)三种，端口属于（信号)。
25、 QuartusII支持（图形）、（文本)、（波形)等不同源程序输入方式。
26、 \maxplus2\max2lib\prim是QuartusII的（基本）元件库，包括（门电路）、(触发器）、(输入)、(输出)、电源等基本元件。across
27、 \maxplus2\max2lib\mf是Max+plusII的(老式宏函数）元件库,包括（加法器）、（编码器）、（译码器）、（计数器）、移位寄存器等74系列基本器件。
草莓的英文单词28、 \maxplus2\max2lib\mega_lpm是QuartusII的(参数可设置宏功能）元件库，包括参数可设置的（ROM）、(计数器）等元件.
29、VHDL的过程分为(过程首）和(过程体）两部分,调用前必须将它们装入（程序包)中。
30、VHDL的函数分为(函数首）和(函数体)两部分，调用前必须将它们装入（程序包）中。
31、 在QuartusII集成环境下可以执行（creat symbol files for current file）命令，为通过编译的图形或文本文件产生一个元件符号，该元件符号可以被其它图形或文本文件（调用)，以实现多层次的系统电路设计。
32、 在初次安装QuartusII软件后的第一次对设计文件的编程下载时，需要选择的 ByteBlaster(MV）编程方式对应计算机的(并行或LPT）口作为编程下载通道,“MV"是(混合电压）的意思.
33、 层次化设计是将一个大的设计项目分解为若干个子项目或若干个层次来完成、先从(底）层的电路设计开始，然后在（高）层次的设计中逐级调用（低)层次的设计结果,直至完成系统设计。
34、 VHDL设计实体的基本结构包括(库)、（程序包)、(实体）、(结构体）等部分.
35、(实体）和（结构体）是VHDL设计实体的基本结构，它们可以构成最基本的VHDL程序。
36、在VHDL的端口说明语句中,端口方向包括（IN）、（OUT）、（INOUT)和（BUFFER）.
37、VHDL的数据对象包括（信号）、（变量）和（常量），它们都是用来存放各种类型数据的容器。
38、 VHDL的并行语句在结构体中的执行方式是（并行)的，其执行方式与语句书写的顺序无关.
39、 VHDL的PROCESS是由（顺序）（顺序/并行)语句组成的，但其本身却是（并行）（顺序/并行)语句.
shuttle40、 VHDL的子程序有（过程)和（函数）两种.
41、一般EDA技术的发展分为（CAD）、(CAE）、(EDA）三个阶段。
42、基于EPROM、EEPROM和快闪存储器件的可编程器件的编程信息在断电后(不会)（填会/不会)丢失。
43、基于SRAM结构的可编程器件的编程信息在断电后（会)(填会/不会）丢失。
44、CPLD器件中包含三种可编程结构（可编程逻辑宏单元LMC)、（可编程I/O单元IOB）、（可编程内部互联PIA）.
45、FPGA器件中包含三种可编程结构（嵌入式阵列块LAB)、(I/O单元IOC）、（快速通道FastTrack）.
46、指定设计电路的输入输出端口与目标芯片引脚的连接关系的过程称为(引脚锁定）。
47、标准的边界扫描测试只需要(5）根信号线。
48、在PC机上利用VHDL进行项目设计，不允许在（根）目录下进行,必须在根目录下为设计建立一个工程目录（即文件夹）.
49.为触发器复位有(同步复位)和（异步复位）两种方法。如果时钟进程中用了敏感信号,则
（异步复位）需要把复位信号放入敏感信号列表。
二、多项选择题
1、术语CPLD表示（A），术语FPGA表示 (E)
A、复杂可编程逻辑器件; B、组合可编程逻辑器件; C、组合可编程局部器件。D、正规的可编程门阵列； E、现场可编程门阵列；F、有限可编程门阵列。
2、对于下面的说法正确的是（AC)。
A、悬浮总线能产生信号噪声。 B、悬浮总线能引起额外的功率损耗。C、应该在设计中避免悬浮总线.
3、对于下面的说法正确的是（AB)。
A、总线竞争能降低设计在其整个寿命时限范围内的可靠性。
B、如果总线竞争不能全部消除，那也应该把它最小化。C、竞争产生的毛刺不会对时序电路产生影响.
4、 在VHDL中，为目标信号赋值用（C），为目标变量赋值用（B），定义信号时可以用（B）为信号赋初值。
A、=:;B、:=；C、〈=；D、=。
5、 关于自上而下的设计,选择所有正确的说法.（ABCDEF）foot的复数
A、可做到更好的资源分配； B、使得每一个小的功能模块可以被单独仿真;
C、加速仿真; D、使器件的行为建模更容易;
E、低功耗的设计; F、可在设计组各成员之间有效地分割一个设计项目.
6、 下列说法正确的是（A,C）
A、进程的启动必须有敏感信号；B、进程语句process 必须有敏感信号列表；
C、进程可以用wait语句启动；
D、进程中的语句顺序颠倒一下不会改变所描述电路的功能．
6、 下列有关时钟上升沿触发的描述正确的是（ADE）.
A、clock'event and clock='1’; B、not clock’stable and clock=’0';
C、clock'event； D、clock'event and（clock’last_lalue='0'）;
E、rising_edge（clock）.
7、下列有关时钟下降沿触发的描述正确的是（A，D）.
A、clock’event and clock='0’；B、not clock'stable and clock='1';
>疫情英语
