专业日语翻译HDL中的技巧
1、显示或隐藏属性：
若在Symbol建立时没有设置的属性或在PTF中没加入的属性，是无法操作的，例如：JEDEC_TYPE很多元件设定有封装，但却没有加入这个属性，因此以下操作对这些元件无效。
这是2SC2240的属性设置。下面是其PTF表的属性设置，黑体是KEY 属性：
在HDL中PTF文件中的KEY属性是缺省要显示的，会使原理图混乱，办法是：
1、要在原理图中不显示KEY属性(如：JEDEC_TYPE属性的方法是：在元
件的symbol中加入JEDEC_TYPE属性，其value=?，visibility＝invisible)这样它就不会显示了。
2、原图是
这个图的属性：PART_NAME(NPN)、JEDEC_TYPE(TO92_BCE、0805)是后
来让其显示的，用以说明效果。点击Group\Create\By Expression…出现：
OK后出现的是：
注意：红色文字的区别，带“＝”号的是临时的，若有操作将消失。用这个功能可以查看所有元件的属性。
instantmessaging
重复操作Group\Create\By Expression…输入JEDEC_TYPE，再用Group/Display Property/Invisible；Group\Create\By Expression…输入PART_NAME 再Group/Display Property/Invisible结果是：
ex什么意思
JEDEC_TYPE和PART_NAME消失了。
注：PART_NAME是做元件时的PACKAGE名。
3、Text\Global Property Display 输入property=JEDEC_TYPE，property=*，
property invisible=value；仿照上述输入power属性的结果是：
属性加上来了。再看：
结果是：
4、对于PIN_NUMBER的属性代码是$PN，在上面的对话框中用$PN代替就
miyun行。
5、若Sysmbol绘制时PIN_NUMBER设置为可见，那么加进原理图时就会出
vice versa
现。应在Tool/Option的Text选项卡下PIN Property设置为Invisible。若是在设置前加入了元件，用$PN隐藏。
6、正常情况下当原理图打包时一般会产生引脚号到原理图中，消除方法是打
讲文明知礼仪演讲稿
包时点击Advance在From Layout选项卡下取消Annotate下的PIN选中。
但必须在打包前设置才有效，否则不会删除已生产的。只能用Global Property Visibility来隐藏。
2、属性问题
1、库中有个问题就是：若用了standard或source库中的一般的或仿真电源或地(有BODY_TYPE(=plumbing)和HDL_POWER(=VCC或GND)属性)。HDL_POWER属性使原理图不生成vlog004u.sir文件(E-STUDIO要用)。BODY_TYPE=plumbing不生成entity文件夹(vlog004u.sir)放在里
边。所以人要转换原理图就不能用系统自带的VCC和GND。这也带来一个缺点就是VCC和GND在PCB和原理图中不再有POWER的作用，只是符号。这样就可以将其导出到E-Studio中存为Capture文件。
2、Symbol带PACK_IGNORE=TRUE属性时可以不要封装就可以导出网表。所以VCC和GND有这属性。而concept HDL的VCC是没有PACK_IGNORE属性的（要封装^O^）。
3、图纸带有一个属性，COMMENT_BODY＝TURE否则不是图纸而是元件，会出错。
forrest gump4、一般新建元件应有下属性：
jld$LOCATION=?(位号即元件的标号否则手工标号麻烦)四级成绩多少分过
V ALUE=?（在PTF中明确）
VOLTAGE=？对于电源符号必须有
PART_NAME当新建元件时它=PACKAGE取的名，缺省显示，因此加上它使visibility=Invisible可以省掉一些麻烦。
3、Symbol超过图纸大小
常见于图纸类Symbol。在Part Develop中的Setup下Symbol中改图纸大小就可。
4、GRID的选择
中英文字典上图是缺省的设置，做Symbol时用的是Symbol Grid此处是缺省的0.050Inchs=50MILS，显示是每隔10个显示即500MILS显示。而画原理图时用的是Logic Grid是100MILS，因此会出现当引脚在奇数格点上时(在Part Developer中看到)见放不到标准Logic格点的情况。必须将引脚放到偶数格点上。如下图：
或者是将Logic Grid改为0.05。不建议修改Symbol Grid，因为这样仅仅解决了自建库的问题，却会使Cadence自带的库使用出现问题。
5、PTF表
什么样的元件适合于建立PTF呢？有大量在加入元件时要修改的属性如：封装、值等。一般集成电路做PTF并不省力。在用PTF编辑器做好系列元件中的一个，再用文本编辑器打开*.PTF。按格式加上你要用的元件，在Add Component对话框中 Reload PTF就行了。
对于没有PTF而有多个封装的元件，在PACKAGE下名称中有“PART_NAME”的是缺省封装，删除它在其它封装处Add Default就改变了缺省值。
{================================================================================ ========}
:V ALUE | POWER | JEDEC_TYPE = PART_TYPE | SERIES | DESCRIPTION | TOLERANCE | PART_NUMBER ;
