晶圆级封装产业见网友(WLP)
晶圆级封装产业(WLP),晶圆级封装产业(WLP)是什么意思
一、晶圆级封装(Wafer Level Packaging)简介 晶圆级封装(WLP，Wafer Level Package) 的一般定义为直接在晶圆上进行大多数或是全部的封装测试程序，之后再进行切割(singulation)制成单颗组件。而重新分配(redistribution)与凸块(bumping)技术为其I/O绕线的一般选择。WLP
一、晶圆级封装(Wafer Level Packaging)简介
晶圆级封装(WLP，Wafer Level Package) 的一般定义为直接在晶圆上进行大多数或是全部的封装测试程序，之后再进行切割(singulation)制成单颗组件。而重新分配(redistribution)与凸块(bumping)技术为其I/O绕线的一般选择。WLP封装具有较小封装尺寸(CSP)与较佳电性表现的优势，目前多用于低脚数消费性IC的封装应用(轻薄短小)。
晶圆级封装(WLP)简介
常见的WLP封装绕线方式如下：1. Redistribution (Thin film), 2. Encapsulated Glass substrate, 3. Gold stud/Copper post, 4. Flex Tape等。此外，传统的WLP封装多采用Fan-in 型态，但是伴随IC信号输出pin数目增加，对恋夏500ball pitch的要求趋于严格，加上部分组件对于封装后尺寸以及信号输出脚位位置的调整需求，因此变化衍生出Fan-out 与Fan-in + Fan-out 等各式新型WLP封装型态，其制程概念甚至跳脱传统WLP封装，目前德商英飞凌与台商育霈均已经发展相关技术。
二、WLP的主要应用领域
整体而言，WLP的主要应用范围为Analog IC(累比IC)、PA/RF(手机放大器与前端模块)与CIS(CMOS Image Sensor)等各式半导体产品，其需求主要来自于可携式产品(iPod, iPhone)对轻薄短小的特性需求，而部分NOR Flash/SRAM也采用WLP封装。此外，基于电气性能考虑，DDR III考虑采用WLP或FC封装，惟目前JEDEC仍未制定最终规格(注：至目前为止，几乎的意思是什么 Hynix, Samsung与 Elpida已发表DDR III产品仍采FBGA封装)，至于SiP应用则属于长期发展目标。此外，采用塑料封装型态(如PBGA)因其molding compound 会对MEMS组件的可动部份与光学传感器(optical nsors)造成损害，因此MEMS组件也多采用WLP封装。而随着Nintendo Wiihence与APPLE iPhone与iPod Touch等新兴消费电子产品采用加速传感器与陀螺仪等MEMS组件的加温，成为WLP封装的成长动能来源。
WLP的主要应用领域
三、WLPqq英文名的优点与挑战
仅就以下四点讨论WLP发展的挑战，至于优点请参考下图。
1.组件缩小化
伴随制程微缩的组件缩小化(footprint change)，对WL-CSP的设计造成挑战，特别是Fan-in型态的WL-CSP的Ball diameter与ball pitch的技术难度提升，甚至造成封装良率的提升瓶
颈，进而导致成本上升，此议题必须妥善因应，否则WLP的应用将局限于小尺寸与低脚数组件，市场规模也将受限。
2.价格
WLP必须与传统封装如TSOP接近甚至更低，而其设计架构、使用材料与制造流程将对最终生产良率扮演最重要的价格因素，更是WLP封测厂商能否成功的关键要素。
3.可靠度
晶粒与基板之间的thermal mismatch随尺次越大越加严重，其所造成的solder ball fatigue(锡铅球热疲劳)导致WLP 输出脚数多局限于输出脚数小于60的产品，而随着半导体组件输出信号脚数的增加，加强bumping 连结强度的重要性日趋提高。
4.测试方法(Wafer level testing and burn-in)英语手抄报简单又漂亮
KGD(Known Good Die)的价格必须与TSOP相近，而WLP对于高密度接触点与接触点共平面性/压力的要求相当严格，成本不易压低。而WLP相关治具套件的开发与规模经济成为W
LP cost-down以及市场成长的重要关键，毕竟最终价格效能(C/P ratio)还是封装型态选择的关键要素。
WL-CSP的优点
四、WLP市场规模与主要供货商
2005年WLP封装市场规模达到2.1亿美元，预计于2010年将成长至5.5亿美元，期间产值CAGR达到21%，成长率不仅优于整体半导体产业，亦优于整体封装产业，而如前所述消费性电子产品对轻薄短小特性的需求，以及加速传感器与陀螺仪等MEMS组件的封装需求为WLP市产的主要成长动能来源。目前WLP南方科技大学2019录取分数线主要的供货商包括主要如STM等IDM大厂(一贯化整合制程需求)、日月光等主要封测委外代工厂(具有bumping技术与产能优势)、聚焦WLP技术的专业封测厂如台积电与OV合资的精材科技(以蜿蜒的意思CMOS组件封装为主，并发展TSV- Through Silicon Vias等多元新兴封装技术)，以及台商育霈与大陆长江电子等厂商。
2005~2010 WLP封装市场规模
WLP（晶圆级封装）：超越IC封装的技术
圆级封装（WLP）是一项公认成熟的工艺，元器件供货商正寻求将WLP用于更多的领域，而业界对WLP技术的支持推动着该技术快速走向成熟。WLP中一个关键工艺是晶圆凸点，其技术发展已进入实用阶段，日趋成熟稳定。随着组件供货商（包括功率和光电子器件）正积极转向WLP应用，其使用范围也在不断扩大。
晶圆级封装的背景
晶圆级封装技术源自于倒装芯片。晶圆级封装的开发主要是由集成器件制造厂家（IBM）率先启动。1964年，美国IBM公司在其M360计算器中最先采用了FCOB焊料凸点倒装芯片器件。1969年，美国Delco公司在汽车中使用了焊料凸点器件。二十世纪70年代，NEC、日立等日本公司开始在一些计算器和超级计算器中采用FCOB器件。到了二十世纪90年代，世界上成立了诸如Kulicke and Soffa’s Flip Chip Division、Unitive、Fujitsu Tohoku Electronics、IC Interconnect等众多晶圆凸点的制造公司，这些公司拥有的基础技术是电
镀工艺与焊膏工艺。这些公司利用凸点技术和薄膜再分布技术开发了晶圆级封装技术。FCD公司和富士通公司的超级CSP（Ultra CSP与Supper CSP）是首批进入市场的晶圆级封装产品。
1999年，晶圆凸点的制造公司开始给主要的封装配套厂家发放技术许可证。这样，倒装芯片和晶圆级封装也就逐渐在世界各地推广开来。例如，台湾的ASE公司和Siliconware公司以及韩国的Amkor外贸英语口语900句公司就是按照FCD公司的技术授权来制造超级CSP（Ultra CSP）的。
晶圆级封装技术的现状
随着IC芯片技术的发展，芯片封装技术也不断达到新的水平，目前已可在单芯片上实现系统的集成。
在众多的新型封装技术中，晶圆级封装技术最具创新性、最受世人瞩目，是封装技术取得革命性突破的标志。晶圆级封装技术的构思是在整片晶圆上进行CSP封装技术的制造，也
就是在晶圆级基本完成了大部分的封装工作。因此，晶圆级封装结构，则可省略覆晶技术点胶的步骤，目前可采用弹性体或是类弹性体来抵消应力，而这些弹性体的制程，可在整片晶圆上完成，因此省去了对一个个组件分别点胶的复杂制程。方形晶圆封装技术的设计理念，首先为增加组件与底材之间的距离，亦即选用更大的锡铅焊料球实现导电性，现有的晶圆级封装技术，采用重新布局技术来加大锡铅焊料球的间距，以达到加大锡铅焊料球体积的需求，进而降低并承受由基板与组件之间热膨胀差异而产生的应力，提高组件的可靠性。
晶圆级封装和晶圆级芯片尺寸封装（WLCSP）是同一概念，它是芯片尺寸封装的一个突破性进展，表示的是一类电路封装完成后仍以晶圆形式存在的封装，其流行的主要原因是它可将封装尺寸减小到和IC芯片一样大小以及其加工的成本低，晶圆级封装目前正以惊人的速度增长，其平均年增长率（CAGR）可达210%，推动这种增长的器件主要是集成电路、无源组件、高性能存储器和较少引脚数的器件。
目前有5种成熟的工艺技术可用于晶圆凸点，每种技术各有利弊。其中金线柱焊接凸点和电解或化学镀金焊接凸点主要用于引脚数较少的封装（一般少于40），应用领域包括玻璃覆
晶封装（COG）、软膜覆晶封装（COF）和RF模块。由于这类技术材料成本高、工序时间长，因此不适合I/O引脚多的封装件。另一种技术是先置放焊料球，再对预成形的焊料球进行回流焊接，这种技术适用于引脚数多达300的封装件。目前用得最多的两种晶圆凸点工艺是电解或化学电镀焊料，以及使用高精度压印平台的焊膏印刷。
印刷焊膏的优点之一是设备投资少，这使很多晶圆凸点加工制造厂家都能进入该市场，为半导体制造厂家服务。随着WLP逐渐为商业市场所接受，全新的晶圆凸点专业加工服务需求持续迅速增长。的确，大多数晶圆凸点加工厂都以印刷功能为首要条件，并提供一项或多项其它技术。业界许多人士都认为焊膏印刷技术将主导多数晶圆凸点的应用。
最近几年，将四种不同类型的CSP确定为区别新涌现出的封装方法的商业化途径：作为小型化的BGA的刚性和柔性互连、引线框架基和晶圆级封装。由于经济方面的考虑推动着封装技术向着晶圆级封装（WLP）的方向发展，以便在布局定位之前，使每种芯片的封装定形，并确定测试方法。向300mm晶圆尺寸过渡推动着越来越多的晶圆级封装程序的定形方法的出台。WLP对于低针脚数无源组件、EEPROM、闪存、DRAM、ASIC和微处理机已是一种经济的方法。用于互连的面数组对于IC的I/O间距与印制电路板（PCB）的布线密度
匹配也是很有必要的，这对于将用于微电子系统的不同组件或模块组合到一起是很必要的。因此，10年前开发出的重新布局技术对于WLP来说是一种最基本的工艺步骤。
目前的大容量WLP与Phoenix, Arizona和Unitive（自1999年在台湾）（开始从MCNC分离出来，现在属于Amkor的一部分）的FCI（前者倒装芯片技术）的技术类似。他们的商标名为UltraCSP（FCI）和Xtreme（threesomeUnitive/Amkor）的这种技术制定了标准，现在WLP每星期的出货量达百万件。
WLP是在市场不断地追求小型化的压力下，倒装芯片技术与SMT和BGA结合的产物。业内对于晶圆级封装理念的命名还不明确，定义上有些混乱。关键是在组装前是否需要对器件进行进一步的封装。如果不需要的话，就应将这种技术定义为晶圆级封装。对于多数高I/O微处理机和ASIC来说，在实施最后表面组装焊接前，芯片是装在互连载体上的，这样的话，就不是晶圆级封装了。缩略语FCIP（封装内倒装芯片，Flip Chip in Package）应用于这些方法中。
用于CSP的所有晶圆级方法的独特性能是在封装内没有采用（圆片级）键合技术。其是集BGA/CSP、倒装芯片和晶圆处理的经济性优点于一体，使其成为一种低成本的封装方法。
新的和改良的微电子系统要求更加复杂的器件，由于板上的子系统布线方面的因素，这类器件会限制性能。堆栈的各塑料封装不仅有成本高的缺点，而且不能够为实现缩小整体封装尺寸和像电阻、电容、电感和滤波器这样的无源组件的集成提供有效的方法。3D系统集成提供了一种可以克服这些缺点的技术。
采用倒装芯片进行垂直集成要求有一个重新布局轨迹的基体芯片，使其与二个芯片的I/O布局匹配。这样，就能够使倒装芯片的性能优点与集成到重新布局层中的无源组件的选择相结合。图2所示是在重新布局的IC焊盘的第二个硅芯片上装有倒装芯片的微控制器的堆栈式FC-WLP。从基体芯片到WLCSP基板的互连是使用线焊的方法完成的。
在这种方法中，晶圆级上的功能基体芯片被用作第二个芯片的倒装芯片键合的有源基板。使用共晶或无铅焊料球实现电子和机械互连，其方法是采用电镀技术沉积无铅焊料。将基体芯片重新布局在可焊的UBM的面数组。重新布局是由电镀铜轨迹达到低电氘率。
