verilog语言的三种描述方式

更新时间:2023-05-25 06:36:57 阅读: 评论:0

argosverilog语⾔的三种描述⽅式verilog语⾔有三种描述⽅法:
(1)数据流描述:采⽤assign语句,该语句被成为连续赋值语句。
  例:异或操作
assign out = ina^inb;
(2)⾏为描述:使⽤always和initial语句块,其中出现的语句称为过程赋值语句。
analys  例:异步复位D触发器
always @(podge clk or negedge rst_n)
begin
ncn
if (!rst_n)
加州旅馆歌词
#DELAY out <= 1'b0;
el
#DELAY out <= data;
end
(3)结构化描述:实例化已有的功能模块。包括三种形式:dashboard
新gre分数换算
  a)module实例化:实例化已有的module;
  b)门实例化:实例化已有的基本门原语;bec商务英语中级
红新月  c)UDP实例化:实例化⽤户定义的原语。
yale university  例:使⽤基本门进⾏异或操作whether
xor xor_a(out, ina, inb);

本文发布于:2023-05-25 06:36:57,感谢您对本站的认可!

本文链接:https://www.wtabcd.cn/fanwen/fan/90/121776.html

版权声明:本站内容均来自互联网,仅供演示用,请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系,我们将在24小时内删除。

标签:实例   语句   已有
相关文章
留言与评论(共有 0 条评论)
   
验证码:
Copyright ©2019-2022 Comsenz Inc.Powered by © 专利检索| 网站地图