掩膜版制造工艺：迎接45和32nm节点新挑战 |
随着集成电路制造工艺的飞速发展，45和32nm技术节点已成为近两年人们谈论的热点，作为集成电路制造工艺中最关键的光刻工艺首当其冲成为热点中的焦点。浸入式光刻(Immersion)、两次曝光技术(Double Patterning)、超紫外光刻(EUV)反复被人们提及，而作为光刻工艺三要素之一的掩膜版却往往容易被人们忽略。 从概念上讲曝光系统的工作原理与相机类似，通过一系列光学系统将掩膜版上的图形按照4:1的比例投影在晶圆上的光刻胶涂层上。从理论上讲，如果晶圆上的最小线宽(Critical Dimension)要达到45或32nm，掩膜版上的图形最小线宽(CD)只要达到180或128nm即可，与其他制作工艺相比，掩膜版的制造工艺相对要“容易”了很多。但掩膜版如同投影用的电影胶片的底片一样，它的技术水平直接影响着光刻技术的发展，特别是随着最小线宽的逐渐缩小，投影到光刻胶涂层上的图形对比度和图形失真等问题将越演越烈，掩膜版制造将如何从设备、工艺、版图设计等多方面着手以应对45和32nm工艺节点的新挑战？ 掩膜版制造设备的最新进展 谈到掩膜版，首先要谈到掩膜版制造设备——图形发生器(Pattern Generator)。目前，掩膜版制造设备供应商主要有三家：Micronic、Jeol和NuFlare，制作工艺分为激光和电子束两种图形描绘方式，但两种方式各有利弊。采用激光来描绘图形的优势是速度快、效率高，但精度不如电子束扫描方式；而采用电子束描绘图形，虽然精度高，但描绘速度慢、生产效率低。由于两种方式的互补性，掩膜版制造商会分别购买两种设备，当制备线宽要求很高的电路图形时使用电子束扫描，对于线宽要求不是很高的电路图形则使用激光扫描，两种设备的交替使用既满足了精度要求，也大大提高了速度，同时也大大降低了制造商的投资成本。 随着技术的发展，这种状况正在改变。三家掩膜版制造设备供应商都对各自的弱点有了技术上的改进。 生产激光图形发生器的Micronic于2005年推出了Sigma7500，它与传统的激光图形发生器有所不同。据Micronic的合作伙伴——台湾Hermes-Epitek公司光罩设备部门经理林文盛介绍，Sigma7500采用Micronic独家的SLM(Spatial Light Modulator)repost是什么意思中文技术，含有百万个镜片的SLM会将深紫外光(DUV)准分子激光反射到掩膜版来产生光掩膜，可用于制备90、65、45nm技术节点量产用光掩膜版。Sigma7500在非对称性(Anisotropic-bias)、最小线宽偏置(CD-biasing)、畸变校正(Distortion Correction)和方角锐化(Corner Enhancement)等方面对图形进行处理，而这些处理是通过对像素的在线数据调整来实现的，不影响图形描绘速度。Sigma7500增加的自检功能(Self-Metrology)改善了系统的精度，在最小线宽和定位精度上提高了25%，广域线宽均匀性(Global CD Uniformity)和局域线宽均匀性(Local CD Uniformity)有很大改善，并开发了在掩膜版制造过程中对系统CD误差的校正功能。 2002年8月从Toshiba Machine分离出来的普通高中课程标准实验教科书NuFlare是一家生产电子束图形发生器的供应商，它在缩短图形描绘时间和改善局域线宽均匀性方面有所进展。通过采用高辉度电子枪和高精度、高安定性的高压电源，新型Blanking系统和低像差光学系统，来实现高电流密度；同时采用高速、低杂音偏向DAC放大器和最佳化的可变速载台动作方式，缩短图形描绘时间。在改善局域线宽均匀性(LCDU)方面，NuFlare销售和市场部技术专家组组长Jun Takamatsu博士认为：“目前提高掩膜版生产效率的主要趋势是通过提高光刻胶的感光度，来增进感光剂的性能，但高感光度光刻胶的使用会减少电子的数量，电子数的减少会导致电子数量的波动，这会使LER增大，导致LCDU恶化，这种现象为Shot Noi。Shot Noi是产生CD误差的主要原因，试验证明采用低感光度光刻胶，可以将got cakes on the lowCD误差减少到最低值。”据Takamatsu介绍，NuFlare的EBM-6000已经达到32nm技术节点所需的描画精度。 另一家生产电子束图形发生器的24个字母表Jeol Ltd.在2005年也推出了针对65nm节点的高端掩膜版制造设备JBX-3040MV，目前研发的设备也已达到32nm节点所需的描画精度。利用光学近似性校正技术与相位移掩膜版对图形进行改善。在利用掩膜版进行光刻工艺中常常遇到图形失真问题，主要以边角圆形化、线条缩短和其它一些光学近似性效应形式表现出来。主要是由于来自相邻图形的边缘或某一拐角的两边的散射，导致光刻胶在复制掩膜版图形时发生变形现象。目前最成熟的解决方案是在掩膜版上添加辅助图形，以确保复制在晶圆上的图形和设计意图相一致(如图outraged1所示)。利用这种光学近似性校正（tvriesOPC）技术可以对掩膜版进行必要的修改，在曝光系统和镜头的作用下最终得到所需图形。 OPC技术早在五、六年前0.18μm技术节点时就被运用到掩膜版的制作中，随着集成电路制造工艺向0.13μm和90nm技术节点的演进，OPC技术被越来越多地运用到掩膜版的制作中。“在45winning和32nm节点，OPC将会做得更复杂，数据处理量将更大。”Synopsys全球技术服务资深应用顾问张学渊博士认为。 图 1 然而大量运用OPC所产生的缺陷却对晶圆生产提出了新的挑战。KLA-Tencor中国公司高级技术总监张赞彬认为，由于OPC所产生的缺陷在掩膜版上是很难被发现，目前KLA-Tencor建立了一套名为DesignScan的模拟模型系统，它是将光刻的一些参数放到这一模拟模型中对掩膜版进行检测，但整个过程耗时相当长。 OPC技术虽然可以减弱光学近似性效应，但却无法改善图形对比度。由于图形边缘的散射会降低整体的对比度，使得光刻胶图形不再黑白分明，而是包含了很多灰色阴影区，无法得到所需图形。然而利用图形边缘的相消干涉，通过相位移掩膜可以显著改善对比度。交替光圈相位移掩膜版(AltPSM)是对石英衬底进行刻蚀，从而在亮区引入相位移。指定区域可以是黑色的(铬)、同相的(未刻蚀的石英)或异相的(刻蚀后的石英)。如果黑色图形的一边是刻蚀后的石英区，另外一边是没有刻蚀的石英区，那么两个相位的相干就会形成强烈的对比，从而大大改善图形对比度。然而两者之间的相位干涉会形成一条并不需要的边缘，需要利用第二层掩膜版对光刻胶图形中不需要的相位边缘进行修正，这种方法大大增加了AltPSM的复杂度，同时也给晶圆制造工艺提出了新的挑战。但是两次曝光不仅要求能够更加精确地控制套刻精度，而且严重影响生产速度。 越来越重要的DFM 据Synopsys的张学渊博士介绍，随着技术节点向90、65、45nm发展，电路设计越来越复杂，对良率的影响也越来越大(如图2)，换句话讲，通过对电路设计的改进将可以大大提升良率，这就是为什么DFM(Design for Manufacturing)被人们越来越重视的原因。在向45nm技术节点发展过程中，对于掩膜版的制造来讲，无论是OPC技术还是相位移掩膜版都是DFM概念的应用。 良率下降的原因多种多样，一般情况可以分为以下六种：随机微粒造成的缺陷、光刻过程中造成的误差、Cu凹陷和腐蚀造成的缺陷、参数变化造成的缺陷、通孔的可靠性和信号、功率完整性造成的缺陷等。“前两个因素与晶圆的制作工艺环境和设备的关系较为紧密，而后四个因素却是和集成电路的设计方法密切相关，是完全可以通过对集成电路设计方法的改进而加以改善的。”张学渊强调。尽管微粒污染是随机产生的，无法通过DFM将其消除，但可以通过DFM将其影响减小。在晶圆制造过程中微粒往往造成电路短路或者开路，从而使良率降低。运用Synopsys的CAA(Critical Area Analysis)工具对设计版图进行分析，将线条密度高的区域找出，并将其展开，由于线条密度高的区域微粒污染容易造成短路，而密度的减小可以降低这种情况的发生。但是随着线条密度的减小，芯片的尺寸可能会有所增加，使得每片晶圆上芯片的数量减少，所以如何既减小线条的密度，又尽量不增加芯片的尺寸，对于版图设计工程师来讲是一个很大的挑战，同时也是DFM的魅力所在。 掩膜版检测的发展趋势 smokefree随着集成电路工艺向90nm以下发展，分辨率增强技术(RET)和极端分辨率增强技术(XRET)大大增加，如OPC、PSM和SRAFs(Sub-Resolution Assist Features)等，这些对于检测带来了很大影响。由于OPC和SRAFs需要增加分辨率和减小像素的尺寸，从而大大增加了对小缺陷的敏感度和对缺陷发现率提出了更高的要求；另外由于PSM造成的刻线的3D结构，新的缺陷种类，以及处理大量数据的能力都对缺陷检测提出了更高的要求。 据KLA-Tencor的张赞彬介绍，2005年公司推出的基于TeraScan TR平台的新的检测方式可以处理RET造成的缺陷。它包括STARlight2(SL2)、反射光检测和芯片与数据库间的三光束检测(Tritone)三部分，其中反射光检测包括芯片与芯片之间和芯片与数据库之间。 STARlight2是KLA-Tencor推出的下一代掩膜检测系统，其检测方式是运用创新的影像处理技术。“利用STARlight2，晶圆代工厂可以实现高效率、低成本的掩膜再定检，从而保持工艺窗口的最大化，进而达到最高的生产良率。”张赞彬介绍到，STARlight2改良的检测方式使得缺陷检测能够在高密度的图形区域、甚至在掩膜版的图形外框与切割道之间进行检测。随着193nm光刻技术的广泛应用，掩膜版上HAZE缺陷显著增加，这是由于掩膜版清洗时化学试剂在强DUV照射下发生化学反应，在掩膜版上形成HAZE。对于90nm以下工艺节点，找人聊天Fab需要增加对掩膜版的反复检测，以降低HAZE对良率的影响。 qy图 1 无掩膜光刻和纳米压印能否替代传统工艺 随着工艺节点的不断提升，掩膜版的制造成本也呈直线攀升，一套130nm的掩模版的平均价格在87万美元，90nm为150万美元，65nm为300万美元，45nm为600万美元。在掩膜版制作费用飞速增长的驱使下，业内专家在讨论下一个10年内将无掩膜光刻由实验室转向量产的可行性。 早在10年前就已开始研究的电子束直写技术，经过10年的努力收效甚微，主要原因是书写速度太慢，远远不能满足量产的需要。而光学无掩膜版(O-ML2)和带电粒子无掩膜版(CP-ML2)技术都需要面对一系列有关商业市场和技术的关键问题，其中包括产能、与光刻工艺的兼容性、数据的储存、数据的容量和传输、适用平台以及如何修正影响线宽和套准的误差等。 一部分业内人士对无掩膜光刻和Nano-imprint持怀疑态度。上海凸版光掩膜有限公司工程部经理毛智彪认为：“半导体工业发展到今天已经基于一个成熟的平台，无掩膜版光刻和Nano-imprint的引入将颠覆整个平台，其成本代价是巨大的，不是仅仅更换一个设备的问题。”但也有人认为无掩膜版光刻和Nano-imprint是降低掩膜版成本的潜在解决方案，是一种有前途的光刻技术，只是近期只能作为一种应用在特殊领域的技术而并不能取代现在已经被广泛视为主流的浸入式光刻或超紫外光刻技术。尽管无掩膜版光刻和Nano-imprint有待解决的技术问题还很多，但其较低的成本将使其在未来继续受到关注。 |
本文发布于:2023-05-20 04:19:37，感谢您对本站的认可！
本文链接：https://www.wtabcd.cn/fanwen/fan/90/115356.html
版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系，我们将在24小时内删除。
| 留言与评论（共有 0 条评论） |
