南京铁道职业技术学院EDA技术及
其应用实验报告
实训课程：EDA技术及其应用
实训项目：基于FPGA的四人抢答器
指导老师：于淑萍
姓名：张秀梅
班级：电子信息1101
2022福字学号：19
2012年12月21日星期五
基于FPGA的四人抢答器设计、、顶层原理图:
OUTPUT f rstman[3..0]
PIN_122
PIN_123
PIN_124
PIN_125
PIN_50
ret INPUT
VCC
a[3.0]INPUT
VCC
PIN_41
PIN_429月的英文
f i r st
ret
a[3.0]
inst1
lockout
f rstman[3..0]
cnt20
stop
st a r t
ret
CLK
q[7.0]
yel ow
green
red
OUTPUT count[7..0]
PIN_109
PIN_110
PIN_111
PIN_112
PIN_113
PIN_114 PIN_48PIN_120 PIN_49i n st OUTPUT chaoshi PIN_121
PIN_141
st a r t INPUT
VCC
PIN_51OUTPUT sucess
CLK INPUT
VCC
PIN_142
PIN_93
OUTPUT error
PIN_140
幸福一辈子
、、四人抢答器工作原理：
＠功能要求：
1、1）有多路抢答，抢答台数为4；
2）具有抢答器开始后20秒倒计时，20秒倒计时后五人抢答显示超时，并报警；
3）能显示超前抢答台号并显示犯规报警；
2、系统复位后进入抢答状态，当有一路抢答按键按下，该路抢答信号将其余各路抢答信号封锁，同时铃声响起，直至该路按键松下，显示牌显示该路抢答台号。
＠设计说明：
四人抢答器框图：
K1 K2与
门
与
门
今生唯一
显示
电路
K3 K4
与
门
与
抢答
保持
电路
抢状
态答门
反馈信号
停止信号
倒计
时电
晶亮的近义词译码
输出
开始
路
四人抢答器框图
淋巴发炎是什么引起的系统复位后，反馈信号为高电平，使K1,K2,K3,K4输入有效，当抢答开始后，在第一个人按键后，保持电路输出低电平，同时送显示电路，让其保存按键的台号并输出，并反馈给抢答台，使所有抢答台输入无效，计时电路停止。当有人在规定时间无人抢答时，倒计时电路输出超时信号。当主持人开始
未说完时，有人抢先按键时将显示犯规信号。
三、各功能模块的语言源文件：
＠Cnt20.v文件:
module cnt20(stop,start,ret,CLK,q,yellow,green,red);
input stop,start,ret,CLK;//定义四个输入，开始、停止、复位、时钟
output[7:0]q;//定义输出
output yellow,green,red;
wire yellow,green,red;
wire[7:0]q;//定义内部连线赤诚是什么意思
integer tmp1,tmp2,CA;
always@(podge CLK)begin//时序过程
if(ret)begin tmp1=0;tmp2=2;CA=0;end
el if(stop==0)begin
if(start)begin
if(tmp1==0)begin
if(tmp2==0)begin CA=1;end
el begin tmp2=tmp2-1;tmp1=9;end
end
el begin tmp1=tmp1-1;end
end
end
end
assign yellow=CA;
assign q[7:4]=tmp2;
assign q[3:0]=tmp1;
assign green=stop&start;
assign red=stop&(~start);
endmodule
＠first.v文件：
module first(ret,a,lockout,firstman);
input[3:0]a;
input ret;//复位输入墨鱼炖排骨
output[3:0]firstman;
output lockout;//输出结果
reg[3:0]c;
reg[3:0]firstman;
reg clk,lock;
always@(a)begin
if(a[3]|a[2]|a[1]|a[0]==1)begin clk<=1'b1;end el begin clk<=1'b0;end
end
always@(podge clk or podge ret)begin if(ret)begin c<=4'b0000;lock<=1'b0;end el if(lock==0)begin c=a;lock<=1'b1;end
