VivadoXilinxFFTIP核v9.0使⽤详解（附仿真实例）
Vivado Xilinx FFT IP核v9.0 使⽤详解（附仿真实例）
前⼏天我导让我研究研究在FPGA上做FFT，作为⼀个迈进FPGA⼤门的⼩⽩，摸索之旅相当艰难~，现把学习FFT IP核的过程记录下来，为各位同胞提供参考。
⼀傅⾥叶变换FFT
想必⼤家对傅⾥叶⽼⼈家都不陌⽣了，⽹上也有这⽅⾯的很多资料。通过FFT将时域信号转换到频域，从⽽对⼀些在时域上难以分析的信号在频域上进⾏处理。在这⾥，我们需要注意采样频率、FFT采样点数这两个参数：
1. 根据奈奎斯特采样定理，采样频率需⼤于信号频率的两倍；
2. FFT采样点数，代表对信号在频域的采样数；
采样频率Fs和采样点数N决定了信号的频域分辨⼒，即分辨⼒=Fs/N，即N越⼤，频域分辨⼒越好，反之频域分辨⼒越差。
⼆ Xilinx FFT v9.0
1.输⼊输出端⼝
如上图所⽰，左侧的端⼝均为输⼊端⼝，右侧端⼝均为输出端⼝，其中，S_AXIS_DATA为输⼊数据端⼝，我们要进⾏FFT的数据需要通过这根线输⼊给IP核；S_AXIS_CONFIG为输⼊配置端⼝，这个信号包含了对数据进⾏FFT还是IFFT、缩放因⼦、FFT变换点数等信息；FFT 变换后的数据从M_AXIS_DATA端⼝输出。这些端⼝的具体功能可以参见pg109⼿册。
2.Vivado中IP核的配置
打开Vivado软件，我的版本是2018.04
企业彩铃制作
找到FFT IP核后，双击，弹出如下对话框：
第⼆页implementation
第三页
配置完成后，我们可以点击左侧的implementation detail选项卡，看到IP核的具体信息：牙膏的妙用
其中包含了S_AXIS_DATA_TDATA、S_AXIS_CONFIG_TDATA以及M_AXIS_DATA_TDATA的数据格式，我们需要加以关注：
1. S_AXIS_DATA_TDATA：共32位，其中低16位为输⼊数据的实部，⾼16位为输⼊数据的虚部（但在实际使⽤中，⾼16位才是实
部，低16位是虚部，如果有⼤神明⽩是咋回事⼉，欢迎留⾔）
2. S_AXIS_CONFIG_TDATA：最低位第0位，决定对数据进⾏FFT还是IFFT，置1时FFT，清零时IIFT，由于要进⾏补零操作，因此在
最终写⼊S_AXIS_CONFIG_TDATA时，除了最低位以外，还要再补七个零，补到8位
3. M_AXIS_DATA_TDATA：48位数据输出，低24位为实部，⾼24位为虚部
3.软件仿真
IP核配置完成后，下⾯开始编写我们的TestBench⽂件。
我们通过matlab对F(t) = 200 + 100cos(2pi10t) + 100cos(2pi30t) 这个信号以Fs = 100HZ进⾏采样，采样点数N = 128，采样完成后，将数据转换为16位⼆进制，并存⼊txt⽂件中。matlab程序如下：
clear
Fs=100;%采样率1ns⼀个点
%t=0:1/Fs:63/Fs;%数据时长：64个采样周期老干部工作总结
N=128;
n =1:N;
t = n/Fs;
也许放弃才能靠近你%⽣成测试信号
f1 =10;%
f2 =30;%
s1 =cos(2*pi*f1*t);
s2 =cos(2*pi*f2*t);
signalN =2+ s1 + s2 ;
data_before_fft =100*signalN;%系数放⼤100倍
fp =fopen('D:\Zynq_Core\data_','w');
for i =1:N
if(data_before_fft(i)>=0)
家常南瓜汤temp=dec2bin(data_before_fft(i),16);
el
temp=dec2bin(data_before_fft(i)+2^16+1,16);
end
for j=1:16
七夕节是几月几号
fprintf(fp,'%s',temp(j));
end
网上退票怎么退fprintf(fp,'\r\n');
end
fclo(fp);
锦州干豆腐
y =fft(data_before_fft,N);
y =abs(y);
f = n*Fs/N;
plot(f,y);
程序执⾏结束后，我们可以看到在指定⽬录下新建了⼀个txt⽂件，内容如下所⽰：
由于我们在配置IP核的时候配置了数据位宽为16位，因此我们存⼊的数据也要设置为16位的。采样点数N=128，因此⼀共有128个这样的数据。
