填空题
1）DSP的基本概念：
既可以代表数字信号处理技术（Digital Signal Processing），也可以代表数字信号处理器(Digital Signal Processor)
2）DSP系统的设计与开发：需求分析，概要设计，软硬件的平台数字信号处理系统设计一般由5个阶段构成：
需求分析——确定系统功能和性能指标(信号处理方面：输入输出结果特性、DSP算法的确定、对确定的性能指标在通用机上用高级语言编程仿真；非信号处理方面：应用环境、设备的可靠性、可维护性、功耗、体积、重量、成本、性能价格比等)
体系结构设计——系统整体方案确定
硬件/软件设计
系统集成
系统测试
3）I2C总线的基本特点：
I2C(Inter－Integrated Circuit)总线是一种由PHILIPS公司开发的两线式串行总线，是一种串行通信接口规范，标准I2C总线只使用2条线通信，能将多个具有I2C接口的设备连接，进行可靠的通信。
特点：①简单性，占用空间小②有效性，传输速率高③成本低
4）JTAG接口的原理、结构及应用：JTAG(Joint Test Action Group)联合测试行动小组)是一种国际标准测试协议（IEEE 1149.1兼容），主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议，如DSP、FPGA器件等。标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。
扫描的方法是边界扫描测试
JTAG最初是用来对芯片进行测试的，基本原理是在器件内部定义一个TAP（Test Access Port 测试访问口）通过专用的JTAG测试工具对进行内部节点进行测试，能实现对各个器件分别测试ISP（In-System programmable)在线编程），对FLASH等器件进行编程。5）EMIF：外部存储器接口，支持的存储器包括：①同步突发静态RAM(SBSRAM)②同步动态RAM(SDRAM)③异步器件(异步FIFO)④外部共享存储空间的器件
最主要的用途是与FLASH和SARM接口，EMIF使与片外异步器件链接变得更容易，更灵活6）I2S：I2S (Inter—IC Sound) 总线是飞利浦公司为数字音频设备之间的音频数据传输而制定的一种总线标准，该总线专用于音频设备之间的串行数据传输，广泛应用于各种
多媒体系统。它采用了沿独立的导线传输时钟与数据信号的设计，通过将数据和时
钟信号分离，避免了因时差诱发的失真，为用户节省了购买抵抗音频抖动的专业设
备的费用。
有三个主要信号：①串行时钟SCLK②帧时钟LRCK③串行数据SDATA
7）AIC23：音频接口，内置放大功能，支持MIC和LINE IN两种输入方式（二选一），且对输入和输出都具有可编程增益调节。手机里的两大模块：AP应用处理器（运行软件、操作系统）和BP基带处理器（通信和算法处理）
8）EDMA的原理与结构：增强的直接存储器访问控制器，EDMA控制器处理两个从端点之间所有用户编程的数据传输，有两个主要模块：①EDMA通道控制器②EDMA传输控制器
9）2812的原理与结构、内核、中断管理、外设：2812是32位定点DSP，片内存储，最大可寻址4G字
的数据空间和4M字的程序空间，有6条独立的总线（PAB程序地址总线，DRAB数据读地址总线，DWAB数据写地址总线，PRDB程序读数据总线）它采
用改进的哈佛结构，其程序存储器和数据存储器分别独立且有各自分离的总线结构，即程序总线和数据总线；
中断管理分为三级：外设级中断管理，PIE级中断管理和CPU级中断管理；
带白的诗句外设模块主要有：PLL时钟模块，看门狗定时器模块，通用数字输入输出模块，事件管理器模块，模数转换器模块，串行通信接口SCI模块，串行外设接口SPI模块、多通道缓冲串口McBSP模块，增强型控制器局域网模块eCAN，内部集成电路I2C模块。10）2812的CPU定时器、时钟模块(P35)：2812内含一个基于PLL的时钟模块，该模块为芯片提供了所有必要的时钟信号；两种操作模式：晶振操作，外部时钟源操作。11）5416的原理与结构：
先进的修正哈佛结构和8条总线，在单个周期中，可以执行3次读操作和一次写操作。
内部硬件结构包括如下单元：
1.中央处理单元(CPU)
2.内部总线结构。5416 DSP有8条16位总线，包括四条程序/数据总线和四条地址总线。
3.26个特殊功能寄存器。用于对片内各功能模块进行访问、控制和其他管理。
4.数据存储器DARAM,SARAM
5.程序存储器ROM
6.I/O端口。两个通用I/O: /BIO和XF,64K字的I/O
7.主机通信接口(HPI)。
8.多通道缓冲串口McBSP。
多通道缓冲串口(McBSP)
5416 DSP提供了三个高速、双向、多通道带缓冲串口(McBSP)。它可以与其他C54x DSP 器件或其他串行接口器件通信。并且可以与许多现今常用的编解码芯片(如语音CODEC，TLV320AIC23)实现无缝连接，这大大的简化了硬件电路设计的复杂性。
McBSP的特性
全双工通信
双缓冲的发送和三缓冲的接收数据存储器，允许连续的数据流
独立的接收与发送帧、时钟信号
具有外部移位时钟发生器及内部频率可编程移位时钟
多达128个发送和接收通道数
HPI主机接口
HPI是一个8位并行口，用来与主设备或主处理器与C54x DSP的接口。信息在C54x DSP 和主机之间通过HPI口进行数据的交换。主机和DSP均可以访问寄存器。
12）6416：
结构特点：
●主处理器：TMS320C6416，主频：600MHz
●PCI 接口：可以用PC 机向DSP 加载程序等功能，还可用作DSP 的HPI 接口，由外部CPU
直接访问
●EMIFA 总线：按照168P 内存槽方式扩展，可支持64 位宽数据总线，总共1280M*8 位寻址
空间
●支持与同步或异步总线内存或外设的连接
●FLASH：4M*8bit，可用作启动ROM；当脱离计算机时，此板可独立工作
●EMIFB 异步模式扩展总线：可实现如通用输入输出等可编程逻辑
●双通道语音信号编解码芯片：可实现双通道44.1KHz 语音信号的输入和输出
●支持有源输入/输出或无源输入/输出
●3M 标准PCI 总线
●外形尺寸：163mm×70mm
应用领域：
●语音处理
生源地贷款官网
●高速信号处理
●雷达信号处理
●汽车牌照识别系统等——(源于网上)
13）6713（ppt ）：C6713是一款高性能浮点DSP，内部集成2个I2C接口：I2C0和I2C1。14）TMS320DM355的视频处理模块（小白上P110）：355可以与大多数外部器件无缝连接，以便实现完整的数码相机功能，可以支持各种类型的CCD和CMOS传感器、信号调理电路、电源管理、DDR/mDDR存储器、SRAM、NAND、快门、红外以及自动聚焦电动机控制。355的处理核是一个ARM926EJ-S RISC 处理器。视频前端VPFE提供与CCD、CMOS图像模块和视频解码器的接口；视频后端VPBE提供对屏幕显示的硬件支持，以及复合NTS/PAL和数字LCD输出。
15）TMS320DM6437（结构、CPU、片内外设、EDMA、PWM）（小白上）：结构：包括一个视频处理子系统（VPSS），带两个可配置的视频/图像外设（一个视频处理前端输入，用于采集视频，一个视频处理后端，供输出）片内外设：两个可配置的视频口；一个10Mb/s以太网MAC（EMAC）以及一个管理数据的输入/输出(MDIO)等等
EDMA：64个独立通道公司年度培训计划
PWM：3个脉冲宽度调制器输出
16）TMS320DM6446DMSoC的结构原理（小白P1）
17）TMS320DM6467的结构（内核，片内外设）：6467是为了满足下一代嵌入式设备的网络媒体编码和解码应用，包括高清晰度视频的需要而设计的。内核：CPU是一个C64x+；一个ARM9；DaVinci高清晰视频，SPI一个，PWM有两个，HPI一个32位/16位。
18）达芬奇结构、OMAP的原理与结构：
达芬奇结构：DaVinci数字媒体片上系统——DMSoC, DMSoC包括ARM子系统、DSP子系统、视频处理子系统VPSS、系统控制模块、电源管理、外部存储接口、外围控制模块和交换中心资源SCR等部件。视频子系统分视频前端和视频后端，前端主要用于捕获视频信号，也可以直接从前端输入已有的视频信号；后端输出接口由一个OSD引擎和一个视频编解码器组成。
琅琊榜飞流结局
OMAP原理与结构：OMAP是开放式多媒体应用平台，OMAP集成了高性能的ARM核、TMS320C55x DSP核和已得到广泛应用的各种接口与外设，以其很强的处理能力、很低的功耗和很高的性能价格比，广泛应用于3G手机和其他便携式多媒体终端。
OMAP3530在单一的芯片上集成了ARM，Cortex-A8内核、TMS320C64x+ DSP内核、图形引擎、视
频加速器以及丰富的多媒体外设，
19）MSP430的基本概念和特点：
基本概念：MSP430系列单片机一种16位超低功耗、具有精简指令集（RISC）的混合信
号处理器（Mixed Signal Processor）。将多个不同功能的模拟电路、数字电路
模块和微处理器集成在一个芯片上，以提供“单片”解决方案。该系列单片机
多应用于需要电池供电的便携式仪器仪表中。
特点：1、处理能力强2、运算速度快3、超低功耗4、片内资源丰富
20）DSP系统的开发环境：编译器（C compiler）、连接器（Linker）、归档器（Archiver），优化器（产生DSP专用汇编源代码），
优化的方法：带有一个完整的运行支持库(runtime support library)使用多种先进技术从C 源代码生成高效汇编代码(简化循环、重新安排语句、将变量安排入寄存器
来改善执行速度、减小C程序大小)。
21）Emulator和Simulator的含义和区别：前者是硬件仿真器，后者是软件仿真器22）看门狗原理：看门狗定时器模块用来监视软件和硬件的操作，在软件进入一个不正确的循环或者CPU出现暂时性异常时，WD定时器溢出以产生一个系统复位。
引起复位的方式：①WD计数器溢出；
②向WD复位关键字寄存器WDKEY写入一个不正确的值；
③使用WD检查位；
给复位键寄存器写入55AA就可以使计数器清0
看门狗的监视功能可增强CPU的可靠性，以确保系统运行的安全和稳定性。
23）事件管理器原理：2812有两个EV，分别为EVA,EVB，各有两个TIMER，一是二的基
础，三是四的基础
24）DSP实验操作：菜单常用的几项（loadprogram），Dubug（Ret Emulator）
仿真器的链接可能出错的原因(回去看一下)
25）McBSP: 多通道缓冲串行通信接口(Multichannel Buffered Serial Port, McBSP)是连接DSP 与其他McBSP兼容器件的串行接口。2812 McBSP具有2个16级32位FIFO, 包括接收、发送和控制通道，通过6个外部引脚与DSP外部设备进行通信。接收是三级缓冲（RSR,RBR,DRR），发送是两级缓冲（DXR,XSR）
26）HPI: HPI是一个8位并行口，用来与主设备或主处理器与C54x DSP的接口。
仅限紧急呼叫怎样解除27）SCI通信方式：异步，通信方式（空闲线多处理模式，地址位多处理器模式）和通信速率，半双工或全双工通信。低电平检测起始位的方法，数据多数决定原则。
28）SPI的通信特点和模式：1、支持主动或从动操作模式；
2、能够同时进行接收和发送操作，可通过中断或查询方式
实现发送和接收；
3、有4种时钟方式，由时钟性位和时钟相位位控制；
4、有一个16级的发送和接收FIFO，以便减少CPU的开销；
5、具有125中可编程的波特率；
6、内部有12个存储器映射的控制盒状态寄存器
7、控制寄存器都是8位的，这些寄存器与16位的外设总线相连。29）2812A/D转换的基本原理：12位的模数转换器，对16路模拟输入信号分时进行模数转换，使用一条数据线，将数据一位一位的依次传输，每一位数据占据一个固定的时间长度。时钟，开始转换的条件(SOC)，排序原则（级联排序，双排序）
30）FLASH的烧写：
将用户程序和数据写入Flash存储器。一般有以下方法：通过编程器烧写、通过
专门的烧写软件工具进行烧写
例用户应用程序下载到Flash后，再将DSP目标板脱离仿真器并重新上电复位后其用户应用程序便可正常运行。
编写用户程序，通过CCS编译、链接生成目标文件.out
编写FBTC程序，通过CCS编译、链接生成目标文件FBTC.out
编写命名文件.cmd
打开FlashBurn软件，新建一个.cdd文件并进行设置
装载FBTC.out，然后再擦除和烧写Flash
生活中的一朵浪花去掉仿真器并复位DSP目标板，使程序自动加载运行
31）连接器伪指令：
MEMORY伪指令：用来定义目标系统的存储器配置空间，包括对存储器各部分命名，以及规定它们的起始地址和长度。
醋品牌SECTIONS伪指令：用来指定链接器将输入段组合成输出段方式，以及输出段在存
储器中的位置，也可用于指定子段
32）Bealeboard、Keystone的基本结构原理：都是多核的，Bealeboard是多任务的处理，IPC核心技术，进程间通信（）；
HD（high density）高密度，核心是多核视频处理，最主要面向的应用（基于keystoneDSP 的多核视频处理技术），（E-Commerce）电子商务；（Premium Content）基本连接；
（Targeted Advertising）目标广告，目标营销。
分析多核视频处理解决方案的存储器是，注意的问题
①要多大存储量的存储器，以及存储器的类型是什么？
②存储器的速度是否足以支持流量需求？
③存储器的架构是否能够以最少的多核性能损失支持多核接入？
④存储器架构是否能以最小的数据冲突支持处理器数据流的输入和输出？
⑤支持存储器接入的现有硬件有哪些？所需存储器的存储量取决于应用
SVGA实时处理超级视频；TSIP电信串行接口端口
新64内核，频率1G，具有浮点处理能力，
33）多核技术：
ARM处理器是一个32位元精简指令集(RISC)处理器架构，其广泛地使用在许多嵌入式系统设计，DSP数据的运算（基带处理器），ARM人机交互，做应用处理器
问答题
3. 简述TMS320F2812内部结构及其模块划分
TMS320F2812芯片具有丰富的片内资源，其中包含三个主要组成部分：
降多音字中央处理单元（CPU）存储器片内外设
TMS320F2812中包含一个高性能低功耗的32位定点CPU内核，它主要负责DSP内部指令的控制和数据的处理，主要由CPU内部寄存器、总线及相应控制逻辑组成：
1．32位中央算术逻辑单元（CALU）
2．32位累加器（ACC）
3．能进行16bit×16bit或32bit×32bit定点乘法运算的硬件乘法器（MUL）
4．桶形移位器
5．辅助寄存器算术单元（ARAU）及地址产生逻辑
6. 程序地址产生器及控制逻辑
F2812片内配置了不同类型的存储器，类型包括：单口随机存储器SARAM、只读存储器ROM、
