Verilog描述语言4个层次
∙ Verilog 有四种不同的层次用来描述一个模块的内部，以下大概的叙述这四个层次： 尚颜
o 行为或是方程式层次 ( Behavioral or algorithmic level ) 任职回避
这是 Verilog HDL 中的最高层次，在这个层次中我们只需要考虑模块的功能或是函数不需要考虑硬件方面详细的电路是如何。在这个层次的设计工作就好像写 C 语言一样。
o 数据处理层次斯宾诺莎 ( Dataflow level )
在这个层次中我们必须要指明数据处理的方式。设计的人要说明数据如何在缓存器中储存与传送，在设计里数据处理的方式。
o 逻辑闸层次 (Gate level )
复活读后感在这层次中模块是由逻辑闸连接而成，在这层次的设计工作就好像以前用描绘逻辑闸来设计线路一样。
o 低阶交换层次 ( Switch level )
这是 Verilog 最低阶的层次，线路是由开关与储存点组成。在这层次设计的人须知道晶体管
的组件特性。
∙ 退堂鼓由于外界观看一个模块只看到其输出与输入部份，所以一个模块的表现与内部描述所用的层次无关，通常都是四种混合使用。。吕亦池
产假期间工资如何发放
∙ 在业界中被广泛使用能做合成处理的缓存器转移层次 ( RTL )则是结合行为层次与数据处理层次
>婚宴预订
