•概述
•Verilog HDL 的基本结构
•运算符
•语句
•Verilog HDL 模型级别
•数据类型及常量、变量
•语句的顺序执行与并行执行
伶俐的读音第0章
幼儿园实习日记
Verilog HDL
§0.1概述
一、什么是Verilog HDL？
Verilog HDL是一种应用广泛的硬件描述性语言，是硬
件设计人员和电子设计自动化（EDA）工具之间的界面。
cad剪切其主要目的是用来编写设计文件，建立电子系统行为级的仿真模型。即利用计算机的巨大能力对用Verilog HDL或VHDL建模的复杂数字逻辑进行仿真，然后再自动综合以生成符合要求且在电路结构上可以实现的数字逻辑网表（Netlist），根据网表和某种工艺的器件自动生成具体电路，然后生成该工艺条件下这种具体电路的延时模型。仿真验证无误后用于制造ASIC芯片或写入EPLD和FPGA 器件中。
浴血奋战的意思二、Verilog HDL语言的主要特征
1、语法结构上，Verilog HDL语言与C语言有许多相似之处，并借鉴C语言的多种操作符和语法结构。
2、Verilog HDL语言既包含一些高层次程序设计语言的结
构形式，同时也兼顾描述硬件电路具体的线路连接。
3、通过使用结构级或行为级描述可以在不同的抽象层次
2413
描述设计。
包括三个领域和五个抽象层次，如下表0.1 所示。
行为领域
结构领域物理领域系统级性能描述部件及它们之间的逻辑连接方式芯片模块电路板和物理划分的子系统算法级（芯片级）I/O 应答算法级硬件模块数据结构部件之间的物理连接电路板底盘等
第一百零一次求婚寄存器传输级并行操作寄存器传输，状态表,ALU 、多路选择器、寄存器、总线微定序器、微存储器之间的物理连接方式业主大会议事规则
芯片、宏单元逻辑级
布尔方程门电路、触发器、锁存器标准单元布图电路级微分方程晶体管、电阻、电容等晶体管布图
奶头痒怎么回事三个领域五个抽象层次
4、Verilog HDL语言是并行的，即具有在同一时刻执行多任务的能力，因为在实际硬件中许多操作都是在同一时刻发生的。一般来讲，计算机编程语言是非并行的。
5、Verilog HDL语言有时序的概念，因为在硬件电
路中从输入到输出总是有延迟存在的。
这两点显示：Verilog HDL语言与C语言的注意
最大区别。
