SiC外延工艺基本介绍
外延层是在晶圆的基础上，经过外延工艺生长出特定单晶薄膜，衬底晶圆和外延薄膜合称外延片。其中在导电型碳化硅衬底上生长碳化硅外延层制得碳化硅同质外延片，可进一步制成肖特基二极管、MOSFET、 IGBT 等功率器件，其中应用最多的是4H-SiC 型衬底。
由于碳化硅功率器件与传统硅功率器件制作工艺不同，不能直接制作在碳化硅单晶材料上，必须在导通型单晶衬底上额春游的英文外生长高质量的外延材料，并在外延层上制造各类器件，所以外延的质量对心理健康黑板报器件的性能是影响非常大。不同的功率器，它的性能的提高也对外延层的厚度、掺杂浓度以及缺陷提出了更高要求。
以单极型器件应用为例，它的阻断电压是核心参数之一。而它的阻断电压和外延层的厚度和掺杂浓度相关，见图1[1]。随着阻断电压的提高，也要提高外延层的厚度，同时降低掺杂浓度。图1中当电压达到10000伏时，就需要外延层厚度达到100微米以上。而随着外延层厚度的不断增加，对厚度和掺杂浓度均匀性以及缺陷密度的控制就变得愈发困难。
图1.单极型器件外延层的掺杂浓度和厚度与阻断电压关系曲线
碳化硅外延层的制备方法主要有：蒸发生长法；液相外延生长（LPE）；分子束外延生长（MBE）;化学气相沉积（CVD）。这里对这几种制备方法做了一个基本的总结，见表1。化学气相沉积（CVD）法是目前工厂大批量生产用的主要方法。
在上世纪八十年代以前，碳化硅化学气相沉积外延一般都是在碳化硅晶圆正轴(0001)晶向上，需要的工艺温度非常高，而且有着多型体混合的严送给闺蜜的礼物重问题。90年代初，Matsunami等人[2]首先研究了不同偏角下的外延多型体情况，并提出了6H-SiC外延的最佳偏角为2~6°。
这种方法被称为台阶控制外延法，同时发现该方法也适用于4H-SiC，3C-SiC等其他多型体。
制备方法 | 工艺的优点 | 工艺的缺点 |
液相外延生长 （LPE） | 融资融券 设备需求简单并且成本较低的生长方法。 | 很难控制好外延层的表面形貌。设备不能同时外延多片晶圆，限制了批量生产。 |
分子束外延生长（MBE） | 可以在低生长温度下生长不同的 SiC 晶型外延层 | 设备真空要求度很高，成本高昂。生长外延层速率慢 |
小学运动会化学气相沉积（CVD） | 工厂批量生产最主要的方法。生长厚外延层时能够对生长速率精确控制 | SiC 外延层仍然存在各种缺陷，从而对器件特性造成影响，所以针对 SiC 的外延生长工艺需要进行不断的优化 |
蒸发生长法 臭豆腐配料 | 使用和SiC拉晶同样的设备，工艺和拉晶稍微有区别。设备成熟，成本低 | SiC 的蒸发不均匀，很难利用其蒸发生长出较高质量的外延层 |
| | |
表1. 外延层主要制备方法的比较
这里我们以4H-SiC为例演示下它的基本物理过程[3]。如图2(a)所示，在正轴{0001}衬底上，台阶密度很低而且台阶面很大。而外延层的晶体最早是通过二维成核的方式在台阶面上发生，如图2(c)所示在台阶面上存在两种成核的竞争机制，容易形成多型体。生长层的多型体由生长温度等条件确定。而3C-SiC在低温下是非常稳定的，所以会导致生长3C-SiC型的外延层。
在有一定倾斜角度的偏轴{0001}衬底上，如图2(b)示意图，台阶面的密度很大而且台阶面很小，晶体成核不容易在台阶面上发生，多发生在台阶的并入点出，这里只存在一种成核键位。所以外延层可以完美地复制衬底的堆垛次序，消除多型体共存的问题。
台阶控制外延法能够稳定地控制外延的晶型，而且也能够实现低温生长，其生长温度可以降至1200℃甚至更低而不产生3C-SiC夹杂相。如图3所示在1~8°偏角下，1200℃的生长条件下也可以得到4H-SiC纯净晶型的外延层[3]。但是随着温度的降低，表面缺陷密度和背景氮掺杂浓度会显著增加，生长速率也会受到较大影响，因此选择合适的温度和衬底偏角是实现SiC外延快速高质量制备的关键。目前工厂端多使用<11-20>的4°偏角。
图2. 4H-SiC台阶控制外延法的物理过程示意图
图3. 4H-SiC台阶控制外延法CVD生长临界条件
台阶控制外延法可以解决多型体的问题，但是它的外延速率较低，影响了工厂的工艺产出比。为了提升外延速度，TCS法应运而生。该方法主要是采用三氯氢硅(TCS)作为硅源，比起常规的硅源它的外延速率会提高10倍以上，详见图4。除了提升外延速率以外，TCS法还可以抑制硅滴的形成，所以该方法已经迅速成为了SiC外延的主要工艺马丁路德金演讲[4]。
图4. 4H-SiC外延中不同硅源下的生长速率比较
目前在中低压应用领域（比如1200蓝瘦香菇是什么梗伏器件），碳化硅外延的技术相对成熟。它的厚度均匀
性、掺杂浓度均匀性以及缺陷分布可以做到相对较优的水平，基本可以满足中低压 SBD、MOS、JBS 等器件需求。但在高压领域，目前外延片需要攻克的难关还很多。比如10000伏的器件需要的外延层厚度为100μm左右，该外延层的厚度和掺杂浓度均匀性比低压器件的外延层差很多，尤其是掺杂浓度的均匀性，同时它的三角缺陷也破坏了器件的整体性能。在高压应用领域，器件的类型趋向于使用双极器件，对外延层的的少子寿命要求比较高，也需要优化工艺来提高少子寿命。
