pcm采样率转换_【转】数字⾳频接⼝（I2S,PCMTDM,PDM）概述
数字⾳频接⼝DAI，即Digital Audio Interfaces，顾名思义，DAI表⽰在板级或板间传输数字⾳频信号的⽅式。相⽐于模拟接⼝，数字⾳频接⼝抗⼲扰能⼒更强，硬件设计简单，DAI在⾳频电路设计中得到越来越⼴泛的应⽤。图1和图2对⽐传统的⾳频信号和数字⾳频信号链的区别。
在传统的⾳频电路(图1)中有麦克风、前置放⼤器、模/数转换器ADC、数/模转换器DAC、输出放⼤器，以及扬声器，它们之间使⽤模拟信号连接。随着技术的发展和对性能考虑，模拟电路逐渐被推到链路的两端(集成到设备内部)，信号链中各集成电路间将出现更多的数字接⼝形式。DSP通常都是数字接⼝的；换能器(Transducers, i.e. Mic & Speaker)、放⼤器⼀般⽽⾔只有模拟接⼝，但现在也正在逐渐集成数字接⼝功能。 ⽬前，集成电路设计⼈员正在将换能器内的ADC、DAC和调制器集成到信号链⼀端，这样就不必在PCB上⾛任何模拟⾳频信号，并且减少了信号链中的器件数量。图2给出了⼀个完整数字⾳频接⼝的例⼦。
图1. 传统的⾳频信号链路
图2. 数字⾳频信号链路
数字⾳频信号的传输标准，如I2S、PCM (Pul Code Modulation) 和PDM (Pul Density Modulation)主要⽤于同⼀块电路板上芯⽚之间⾳频信号的传输；Intel HDA (Intel High Definition Audio) ⽤于PC的Audio⼦系统(声卡)应⽤；S/PDIF和Ethernet AVB主要应⽤于板间长距离及需要电缆连接的场合。
本⽂主要介绍I2S, PCM和PDM数字⾳频接⼝，主要它们是板内接⼝⽐较常⽤。
电脑上网I2S接⼝
1. I2S简介
I2S全称Inter-IC Sound, Integrated Interchip Sound，或简写IIS，是飞利浦在1986年定义(1996年修订)的数字⾳频传输标准，⽤于数字⾳频数据在系统内部器件之间传输，例如编解码器CODEC、DSP
、数字输⼊/输出接⼝、ADC、DAC和数字滤波器等。除了都是由飞利浦定义外，I2S和I2C没有任何关系。
技术咨询服务合同
I2S是⽐较简单的数字接⼝协议，没有地址或设备选择机制。在I2S总线上，只能同时存在⼀个主设备和发送设备。主设备可以是发送设备，也可以是接收设备，或是协调发送设备和接收设备的其它控制设备。在I2S系统中，提供时钟(SCK和WS)的设备为主设备。图3是常见的
I2S系统框图。在⾼端应⽤中，CODEC经常作为I2S的主控设备以精确控制I2S的数据流。
图3 I2S系统通信配置框图
I2S包括两个声道(Left/Right)的数据，在主设备发出声道选择/字选择(WS)控制下进⾏左右声道数据切换。通过增加I2S接⼝的数⽬或其它I2S设备可以实现多声道(Multi-Channels)应⽤。
在I2S传输协议中，数据信号、时钟信号以及控制信号是分开传输的。I2S协议只定义三根信号线：时钟信号SCK、数据信号SD和左右声道选择信号WS。
孕晚期食谱
时钟信号 Serial Clock
SCK是模块内的同步信号，从模式时由外部提供，主模式时由模块内部⾃⼰产⽣。不同⼚家的芯⽚型号，时钟信号叫法可能不同，也可能称BCLK/Bit Clock或SCL/Serial Clock
数据信号 Serial Data
SD是串⾏数据，在I2S中以⼆进制补码的形式在数据线上传输。在WS变化后的第⼀个SCK脉冲，先传输最⾼位(MSB, Most Significant Bit)。先传送MSB是因为发送设备和接收设备的字长可能不同，当系统字长⽐数据发送端字长长的时候，数据传输就会出现截断的现
象/Truncated，即如果数据接收端接收的数据位⽐它规定的字长长的话，那么规定字长最低位(LSB: Least Significant Bit)以后的所有位将会被忽略。如果接收的字长⽐它规定的字长短，那么空余出来的位将会以0填补。通过这种⽅式可以使⾳频信号的最⾼有效位得到传输，从⽽保证最好的听觉效果。
√ 根据输⼊或输出特性，不同芯⽚上的SD也可能称SDATA、SDIN、SDOUT、DACDAT、ADCDAT等；
√ 数据发送既可以同步于SCK的上升沿，也可以是下降沿，但接收设备在SCK的上升沿采样，发送数据时序需考虑
左右声道选择信号 Word Select
WS是声道选择信号，表明数据发送端所选择的声道。当：
√ WS＝0，表⽰选择左声道
√ WS＝1，表⽰选择右声道
WS也称帧时钟，即LRCLK/Left Right Clock。WS频率等于声⾳的采样率。WS既可以在SCK的上升沿，也可以在SCK的下降沿变化。从设备在SCK的上升沿采样WS信号。数据信号MSB在WS改变后的第⼆个时钟(SCK)上升沿有效(即延迟⼀个SCK)，这样可以让从设备有⾜够的时间以存储当前接收的数据，并准备好接收下⼀组数据。
图4 I2S时序图
3. I2S操作模式
根据SD相对于SCK和WS位置的不同，I2S分为三种不同的操作模式，分别为标准I2S模式、左对齐模式和右对齐模式：
I2S Phillips Standard I2S格式
Left Justified Standard 左对齐格式
Right Justified Standard 右对齐格式
自身不足
I2S模式属于左对齐中的⼀种特例，也叫PHILIPS模式，是由标准左对齐格式再延迟⼀个时钟位(delay one clock)变化来的。时序如图5所⽰，左声道的数据MSB在WS下降沿之后第⼆个SCK/BCLK上升沿
有效，右声道数据的MSB在WS上升沿之后第⼆个SCK/BCLK上升沿有效。
图5. I2S PHILIPS操作模式直销是什么
标准左对齐较少使⽤，图6为左对齐时序图，和PHILIPS格式(图5)对⽐可以看出，标准左对齐格式的数据的MSB没有相对于BCLK延迟⼀个时钟。左对齐格式的左声道的数据MSB在WS上升沿之后SCK/BCLK的第⼀个上升沿有效；右声道的数据MSB在WS下降沿之后
SCK/BCLK第⼀个上升沿有效。标准左对齐格式的优点在于，由于在WS变化后的第⼀个SCK上升沿就开始采样，它不需要关⼼左右声道数据的字长，只要WS的时钟周期⾜够长，左对齐的⽅式⽀持16-32bit字长格式。
图6. 左对齐操作模式
标准右对齐也叫⽇本格式，EIAJ (Electronic Industries Association of Japan) 或SONY格式，图7为右对齐时序图。右对齐格式左声道的数据LSB在WS下降沿的前⼀个SCK/BCLK上升沿有效，右声道的数据LSB在WS上升沿的前⼀个SCK/BCLK上升沿有效。相⽐于标准左对齐格式，标准右对齐的不⾜在于接收设备必须事先知道待传数据的字长。这也解释了为什么许多CODEC都会提供多种右对齐格式选择功能。
图7. 右对齐操作模式
以上不同I2S对齐⽅式时序图来源，详见链接TI CODEC 器件⼿册。
注：
标准左对齐和标准右对齐模式的LRCK/WS⾼低电平对应的左右声道与标准I2S模式的规定恰好相反！标准左右对齐LRCK/WS⾼电平对应左声道，LRCK/WS低电平对应右声道；⽽I2S低电平对应左声道，LRCK/WS⾼电平对应右声道！
4. I2S数据时钟(SCK)频率计算
例如：设声⾳的采样频率为44.1 kHz，即声道选择信号(帧时钟)WS的频率必须也为44.1 kHz；左/右2个声道的量化深度均为16 bit，则I2S的SCK的频率为：44.1 kHz×16×2＝1.4112 MHz
如果需要传输20 bit、24 bit或32 bit的左右声道的数据，可以提⾼SCK的频率，由上式可以计算出需要的SCK的频率。
5. Master Clock
在I2S/PCM接⼝的ADC/DAC系统中，除了SCK和WS外，CODEC经常还需要控制器提供MCLK (Master Clock)，这是由CODEC内部基于Delta-Sigma (ΔΣ)的架构设计要求使然。其主要原因是因为这类的CODEC没有所谓提供芯⽚的⼯作时钟晶振电路。它需要外部的时钟提供内部PLL。
如图8和图9所⽰:
家常炒土豆丝的做法
会计基本职能
图8 wolfson WM8960 Stereo AUdio CODEC芯⽚框图
明星之路图9 WM8960 时钟框图
PCM接⼝
1. PCM简介
PCM (Pul Code Modulation) 脉冲编码调制是将模拟信号数字化的⽅法。原理是⽤⼀个固定的频率对模拟信号进⾏采样，采样后的信号在波形上看就像⼀串连续的幅值不⼀的脉冲(脉搏似的短暂起伏的电冲击)，把这些脉冲的幅值按⼀定精度进⾏量化，这些量化后的数值被连续的输出、传输、处理或记录到存储介质中，所有这些组成了数字⾳频的产⽣过程(抽样、量化、编码三个过程)。图11为4 bit 采样深度的
PCM数据量化⽰意图。
