共性寓于个性之中模拟电路试题
一．二极管
1.如图所示电路中，已知电源电压 E=4V 时,I=1mA他英文。那么当电源电压 E=8V 时 , 电流I的大小将是______
2.稳压管通常工作于______，来稳定直流输出电压
截止区 正向导通区 反向击穿区浙江剧种
3. 由二极管的伏安特性可知，二极管的管压降越高，二极管的电阻越 ______
大 小 不变
4. 对于稳定电压为 10V 的稳压管，当环境温度升高时，其稳定电压将 ______
升高 降低 不变
二．三极管
1. 1.晶体管能够放大的外部条件是_________
发射结正偏，集电结正偏
发射结反偏，集电结反偏
发射结正偏，集电结反偏
2. 在共射、共集和共基三种基本放大电路中，输出电阻最小的是 _______ 放大电路。
共射极
共集电极
共基极
3.已知右图所示放大电路中的RB=100kΩ，RC=1.5kΩ，Vcc=12V ,晶体管的β=80， UBE=0.6V。则可以判定，该晶体管处于_____
放大状态
饱和状态
截止状态
4. 射极输出器无放大 _________ 的能力。
电压
电流
功率
三．场效应管
1. 当场效应管工作于放大区时，耗尽型场效应管ID的数学表达式为：________
2. 场效应管是一种________控制型的电子器件。
电流 光 电压
四．集成运算放大器
1. 在下图示电路中,设A为理想运放,已知运算放的最大输出电压UOm=±12V，当UI= 8V时，UO=
-12V 12V -16V
2. 差分放大电路能够 _________ 。
提高输入电阻 降低输出电阻 克服温漂
3. 差分放大电路的共模抑制比 KCMR的定义是 _____ 之比。
差模输入信号与共模输入信号
差模输出信号与共模输出信号
差模放大倍数与共模放大倍数（绝对值）
4. 若输入电压保持不变，但不等于零，则 _________ 电路的输出电压等于零。
减法 积分礼仪文化 微分
5. 纪录片大国崛起图示电路中，设 A 为理想运放，则 UO与 UI的关系为( )
UO=UI
五．信号发生器
1. 在正弦振荡电路中，能产生等幅振荡的幅度条件是 ______
2. 广告策划师电路如右图所示，设运放是理想器件，C=0.01μF,R1=R=10kΩ，为使该电路能产生正弦波，则要求______
可调）
可调）
可调）
3. 在右图示电路中，谐振回路由 ______ 元件组成 寅时五行属什么
图 8.3.1
L1,C1 L2,C2 L1,C1,C3
4. 在上题图示电路中，电路的谐振频率fo=______
六．功率放大电路
1. 在右图示 功率放大电路中。二极管 D1和D2的作用是 _________ 。
增大输出功率 消除交越失真 减小三极管的穿透电流
2. .为了消除交越失真，应当使功率放大电路工作在 _________ 文房四宝是指状态。
甲类 甲乙类 乙类
3. 设计一个输出功率为 20W 的功放电路，若用乙类互补对称功率放大，则每只功放管的最大允许功耗Pcm至小应有 _________ 。
8W 4W 2W
4. 甲类功率放大电路的输出功率越大，则功放管的管耗 。
不变 越大 越小
七．直流稳压电源
1．在右图所示桥式整流电容滤波电路中，若二极管具有理想的特性， 那么，当U2=14.14sinwtV,RL=10kΩ,C=50微法
(1）电路输出电压为_________ 。
9 10 12
(2）电路输出电流为_________ mA 。
0.9 1 1.2
(3）流过每个二极管的平均电流为_________ mA 。
0.45 0.5A 0.6
(5）二极管的最高反向电压_________ 。
13.13V 10V 9V
2.由硅稳压二极管构成的稳压电路，其接法是_________
稳压二极管与负载电阻串联
稳压二极管与负载电阻并联
限流电阻与稳压二极管串联后，负载电阻再与稳压二极管并联
数字电路试题
1、USB线有几芯？分别起什么作用？传输速度是多少？能传输多远距离？
2、NAND FLASH是什么？与NOR FLASH相比它有什么特点？
3、画出或门电路的真值表。如图：
4.什么是Setup TIME（建立时间）和HOLD TIME(保持时间)？转载请注明文章来源：笔试网 —专业的笔试、面试资料搜索网站,<br>原文网址:www.bishiwang.
com/shiti.aspx?id=487468
1、FPGA和ASIC的概念，他们的区别。
答：FPGA是可编程ASIC。ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。
2、建立时间（tup time）与保持时间（hold time）意思？
答：建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足tup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time不够，数据同样不能被打入触发器。 如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现metastability（亚稳态）的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。
3、什么是竞争与冒险现象？怎样判断？如何消除？
答：在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。
4、同步电路和异步电路的区别是什么？
答：同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，这有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。
5、什么是NMOS、PMOS、CMOS？什么是增强型、耗尽型？什么是PNP、NPN？他们有什么差别？
答：MOS场效应管即金属-氧化物-半导体型场效应管，英文缩写为MOSFET（Metal-Oxide-Semiconductor Field-Effect-Transistor），属于绝缘栅型。其主要特点是在金属栅
极与沟道之间有一层二氧化硅绝缘层，因此具有很高的输入电阻（最高可达1015Ω）。它也分N沟道管和P沟道管，符号如图1所示。通常是将衬底（基板）与源极S接在一起。根据导电方式的不同，MOSFET又分增强型、耗尽型。所谓增强型是指：当VGS=0时管子是呈截止状态，加上正确的VGS后，多数载流子被吸引到栅极，从而“增强”了该区域的载流子，形成导电沟道。耗尽型则是指，当VGS=0时即形成沟道，加上正确的VGS时，能使多数载流子流出沟道，因而“耗尽”了载流子，使管子转向截止。
PNP与NPN的区别在表面上是以PN结的方向来定义的，实际上是以三极管的结构材料来区分的。PNP是两边的棒料是镓，中间的是硅。镓是第三主族的元素，其核外为三个电子，硅是第四主族的元素，其核外有四个电子，这样在两个PN的方向上的顺序是P－N－N的关系；相反NPN是两边的材料是硅，中间的是镓，形成的PN结顺序为N－P－N的关系。
顺便说明：P的意思是在PN结上缺少电子，以空穴为主导电的材料，也叫P型材料；N的意思是在PN结上有多余的电子，以电子为主导电的材料，也叫N型材料。
1、同步电路和异步电路的区别是什么？
异步电路主要是组合逻辑电路，用于产生地址译码器、ＦＩＦＯ或ＲＡＭ的读写控制信号脉冲，但它同时也用在时序电路中，此时它没有统一的时钟，状态变化的时刻是不稳定的，通常输入信号只在电路处于稳定状态时才发生变化。也就是说一个时刻允许一个输入发生变化，以避免输入信号之间造成的竞争冒险。电路的稳定需要有可靠的建立时间和持时间，待下面介绍。
同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路共享同一个时钟ＣＬＫ，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。比如Ｄ触发器，当上升延到来时，寄存器把Ｄ端的电平传到Ｑ输出端。
在同步电路设计中一般采用D触发器，异步电路设计中一般采用Latch。
2、什么是同步逻辑和异步逻辑？
同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。
电路设计可分类为同步电路和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作，
而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。由于异步电路具有下列优点--无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性--因此近年来对异步电路研究增加快速，论文发表数以倍增，而Intel Pentium 4处理器设计，也开始采用异步电路设计。
异步电路主要是组合逻辑电路，用于产生地址译码器、ＦＩＦＯ或ＲＡＭ的读写控制信号脉冲，其逻辑输出与任何时钟信号都没有关系，译码输出产生的毛刺通常是可以监控的。同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路共享同一个时钟ＣＬＫ，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。
3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？
线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现（漏极或者集电极开路），由于不用oc门可能使灌电流过大，而烧坏逻辑门，同时在输出端口应加一个上拉电阻。（线或则是下拉电阻）
4、什么是Setup 和Holdup时间？
5、tup和holdup时间,区别.
6、解释tup time和hold time的定义和在时钟信号延迟时的变化。
7、解释tup和hold time violation，画图说明，并说明解决办法。（威盛VIA 2003.11.06 上海笔试试题）
