Verilog信号上升沿检测
在FPGA开发的⾯试中可能会碰到检测上升沿和下降沿的题⽬。以上升沿为例进⾏分析。
爱国主义论文上升沿是信号从低电平变化为⾼电平的时候，因此我们可以将信号的上⼀个状态和下⼀个状态进⾏采样保存，然后来判断是都是从0变化到1的过程。代码如下：
module podge_detection(clk,rst_n,i_data_in,o_rising_edge);祓除畔浴
input clk;
input rst_n;
input i_data_in;
output o_rising_edge;
reg r_data_in0;
reg r_data_in1;
assign o_rising_edge=r_data_in0&~r_data_in1;
always@(podge clk or negedge rst_n)begin
if(rst_n==1'b0)begin
r_data_in0<=0;
巫蛊师哪里多
r_data_in1<=0;
四字好词摘抄大全
end
el begin鸡炖榛蘑
行政成本
r_data_in1<=r_data_in0;
r_data_in0<=i_data_in;
六的成语>保护环境宣传标语end
end
endmodule
通过信号i_data_in和时钟、复位信号，可以仿真出正确的结果。
