毕业设计1--开题报告

更新时间:2023-05-21 02:14:34 阅读：评论：0

中北大学

毕业设计开题报告

学生姓名：	王泽源	学号：一大会址观后感	1406034121
学院：	仪器与电子学院
专业：	微电子科学与工程
设计题目：	基于CMOS的高精度低功耗电压比较
	器的设计与仿真
指导教师:	朱平

2017年11月7日

毕业设计开题报告

1．选题依据：
1.1本设计研究背景当前便携式通讯产品、高清视频产品、精密测量仪器和仪表、定位导航系统等领域的快速发展，推动着ADC向高速高分辨率和低功耗的方向发展。现在国际主流的ADC电路结构有快闪ADC，流水线ADC、折叠内插 ADC等。随着系统芯片的功能越来越复杂,集成度的不断提高,电路规模的不断扩展,芯片的功耗己成为日渐突出的问题。尽管近几年集成电路的供电电压有所下降，但是功耗却增长了近两倍;同时芯片面积的不断减小,导致功率密度更大程度地增长。这直接导致芯片散热设计难度和封装成本越来越高,进而影响芯片的可靠性。所以，减小芯片功耗对于芯片设计的成败是至关重要的。在诸如笔记本、手机、掌上电脑等手持式便携系统中,采用高功耗的系统芯片势必大大减小电池的使用寿命[1]。目前，集成电路尺寸己进入到超深亚微米阶段，特征电压也降到1V以下，功耗问题伴随着噪声及短沟道等效凸显出来。虽然芯片电源电压越来越低，但由于电路集成度的不断提高，单位面积芯的功耗越来越高。低功耗、高速度、低噪声等性能要求加大了集成电路设计的难度。特别是在一些便携式电子产品中，如手机、笔记本电脑、掌上游戏机等，低功耗设计芯片电路的重要性能指标之一。深亚微米下短沟道和噪声温度等效应使诸如高线性度、高速、低功耗数据转换器(ADC)等混合信号电路设计难度加大。作为模拟前端重要模块的模数转换器需要工作在较低功耗下以满足嵌入式便携式系统低耗能要求，此类模块广泛应用于手机、PDA, 3G无线终端和WLAN中[2]。 1.2国内外研究现状 1.2.1发展历史关于比较器的研发历史，综合国际和国内模数转换器发展的情况来看，其趋势是追求低功耗、高精度高速度、低的传输延迟时间，低输入失调电压及低踢回噪声。比较器结构一般为全差分、可再生式、多级放大的级联形式。比较器前面放置一个缓冲放大器，用来降低回踢噪声。用采样电容可抵消失调误差，但采样电容应尽量小，以提高电路带宽，而且采样电容的下极板应连到管子栅极，上极板连到驱动源。在高速应用时，用瞬时短路法使比较器得到迅速恢复[2]。 2006年9月，ADI ( Analog Device Incorporation)推出ADCMP 60x系列满电源摆幅的比较器，适合于高速，低功耗，R-R摆幅和高精密度应用。该系列比较器可提供多种可编程延迟，从lns到35ns(随机抖动小到2.5ps RMS有效值)。ADCMP60x比较器可提供在2.5V～5.5V电源范围内完全达到规定的R-R性能。这在低电压应用中非常有利，特别是在前一代快速R-R比较器在低于2.7V的工作电压时会出现死区的情况下[2]。 2006年12月，奥地利微电子公司(Austria micro systems)推出比较器产品系列AS 1970-75。该系列有单路、双路、4路输入可供选择，加上单个比较器输入的功耗低至8.5uA的特性，使这些IC成为了许多电池供电应用的理想解决方案。AS1970-75系列采用+2.5V至+5.5V的单电源供电，非常适用于3V和5V的应用。这些IC能通过两节AA电池驱动，并提供R-R特性，且输入偏置电流仅为1pA。此外，0.5mV的低输入偏置电压和3mV的迟滞加上低功耗特性，使AS1970-75系列成为便携式设备内电池监测和电池管理应用的理想选择[3]。 2007年5月，高性能模拟信号路径产品供应商美国国家半导体公司(National Semiconductor Corporation)宣布推出一款业界最低功率(典型值为21 mA)而传播延迟时间不超过1微秒(700ps)的双通道比较器。LMH7322芯片的传播延迟时间只有700ps，而且过驱动若超过100mV，也只会出现5ps的散射。此外，这款芯片还设有独立的输入及输出供电引脚，因此可以支持需要进行电平转换的应用。由于这款比较器的典型功耗低至只有21 mA，因此最适用于必须节约用电的系统。若以5V供电操作，王者荣耀娜可露露LMH7220芯片的传播延迟时间只有2.9ns(典型值)，而上升及下降时间同样是0.6ns，所需的供电电流则不超过6.8mA。两款芯片都保证可在摄氏-40度至125度的温度范围内充分发挥其性能[3]。 1.2.2国内研究现状关于比较器的研究，很多国内期刊均有报道。国内目前有五篇关于sub-ADC和比较器设计的学术论文。杨普秀[3]设计了一种用于10-bit 100MSPS Pipelined ADC的sub-ADC;高雪莲[4]设计一种低功耗动态比较器，该比较器采用上华公司的2P3M-0.5um-MIX-COMS工艺，版图面积约为0.2mm2;时钟频率2MHz，电源电压5V，共模输入1.9V分辨率600uV，平均功耗0.8mW。李月梅[5]设计了一种高速低功耗比较器，该比较器应用于8-bit、200MHz采样速率流水线模数转换器中，采用TSMC 0.18um DP6M CMOS工艺，失调电压小于0.1V，功耗约0.37mW。修丽梅[6]提出了一种高速低功耗比较器，该比较器采样IBM 0.18um DP6 CMOS工艺，电源电压1.8V，在20MHz时钟信号下，分辨率达到0.2mV，传输延迟小于25ns，功耗约为0.85mW。韩宝妮[7]设计了一种超高速比较器，该比较器采用SMIC 0.18um CMOS工艺，电源电压1.8V，可工作在1.25GHz的时钟频率下，最大失调电压0.6mV，在1V的输入电压下，可以达到10位的精度。张文忠、包兴、姚素英[8]设计了一个全差分动态比较器，其输入动态范围为2V，失调电压降到3.5V，达到了8bit精度的要求，同时实现了0.48mW的功耗；王江燕、裴杰[9]采用预充电技术和合理的反馈结构设计了一种比较器，该比较器的延时为0.069us，精度为20mV，在5V电源电压下，功耗为0.7765W。综合国内外的比较器的发展情况可以看出，高速低功耗设计是比较器发展的一种主流趋势。我国与国外研究水平还存在明显的差距，国外高速低功耗比较器己经研究多年，工艺先进，设计领先[11]。然而，国内高速低功耗研究起步较晚，除工艺水平受限以外，设计水平与国外还有很大差距，而且国内研究还处于试验研究阶段，没有形成商业化。目前，国内高性能比较器主要依靠进口[12]。所以，我国在高速低功耗比较器设计方面还有很大的发展空间，人才缺口较大。 1.3电压比较器应用比较器是模数转换器的重要组成部分，也是电子系统中应用较为广泛的电路之一。比较器的性能，尤其是速度、功耗、噪声、失调，对整个模数转换器的速度、精度和功耗都有着至关重要的影响[13]。比较器的设计以开环高增益放大器的设计为基础。这类比较器属于非线性的模拟电路，其输入和输出之间不存在线性关系。比较器的应用程度仅次于放大器的应用程度了[14]。除数模转换器以外，比较器的应用场合很多，可以用于电压监测，电平转换，V/F转换，适用于采样/跟踪保持电路，过零检测，峰值检测和延迟线的检测[15]。当比较器用在一个很大的系统中的时候，既要考虑到它本身的驱动能力也要考虑到它前级电路的带负载能力，要是比较器的输入阻抗、输出阻抗和前级电路的驱动能力相配合。系统级应用包括便携式和电池驱动的系统、扫描仪、机顶盒和高速差分线接收器[16]。 1.4比较器概述 1.4.1比较器原理比较器电路的功能是将输入信号和一个参考信号进行比较，并根据比较结果输出二进制信号。比较器被应用于多种模拟电路，特别在模数转换电路中，比较器具有非常重要的作用[17]。图1.1（a）和图1.1（b)分别给出了比较器模型和理想比较器传输曲线。理想情况下，当比较器输入信号Vp>Vn时，即比较器的正、负输入之差为正时，输出高电平VOH；当Vp<Vn时，即比较器的正、负输入之差为负时，输出低电平VOL。比较器在VOH和VOL之间的转换是理想的:输入改变V1引起输出状态改变，而V1趋于零，这意味着比较器的增益无限大；但实际情况下这样的比较其实不存在的，下面图1.1（c）给出了有限增益比较器曲线。图1.1 比较器模型图1.2 理想比较器传输曲线图1.3 有限增益传输比较器曲线 1.4.2 主要性能参数比较器特性包括静态特性和动态特性两个大的方面。静态特性包括比较器的增益、精度、失调电压等。动态特性主要包括小信号和大信号方式。分辨率(resolution）:分辨率是指能够产生正确的数字输出的最小差分输入信号。比较速度(delay）:比较速度又称传输延迟时间。一般定义为输入激励信号与输出数字信号之间的时间差。该参数影响比较器的最高工作频率，并最终影响模数转换器的最高采样频率。摆率(slew rate）:比较器的传输时延随输入幅度的变化而变化，较大的输入将使延时较短。输入电平增大到一个上限时，即使输入电平再增大也无法对时延产生影响时的电压的变化率被称为摆率。回踢噪声(kickback noi）:回踢噪声(反冲噪声)是指输出的数字信号对输入模拟信号的反冲，该反冲一般是电荷馈通的结果。输入共模范围:是指比较器在这个范围内，比较器能连续分辨出的输入电压的差值。该特性也是比较器的重要特性之一。响应时间：即比较器的时域特性，响应时间描述了比较器对于差分输入需要多长的响应时间，输入激励和输出转换之间的延迟就是比较器的响应时间。比较器的响应时间一般为几个毫秒甚至更少。输出电压摆幅:当比较器的同相输入端更正时，比较器被认为输出正电压。反之，得到负的输出电压。这种特性基于比较器的内部电路，一般比较器由内部的差分放大器和偏置网络组成，决定了输出摆幅。这个摆幅也受电源电压影响。输入偏移电流:是使输出改变状态的两输入电流差值的绝对值。输入偏置电流:无信号输入时两个输入电流的平均值。差分输入电压范围:比较器工作时两个信号输入端允许加的最大电压。参考文献 [1] 欧阳宏志.电压比较器的学习方法[J].电气电子教学学报,2011,33(4):44～47 [2] 毕查德·拉扎维著,陈贵灿等译天字开头的成语.模拟CMOS集成电设计[M].西安：西安通大学出版社,2003.139 [3] 杨普秀.适用于l0bit 100MSPS流水线ADC的sub-ADC的研究与计[D].硕士学位论文.四川:电子科技大学,2006 [4] 高雪莲.一种基于SAR ADC的低功耗动态比较器研究[D].硕士学位论文.北京: 北京交通大学,2007 [5] 李月梅.低功耗比较器电路研究[D].硕士学位论文.北京:北京交通大学,2007 [6] 修丽梅.高速低功耗电压比较器结构设计[D].硕士学位论文.北京:北京交通大学,2008 [7] 韩宝妮.基于0.18um CMOS工艺的超高速比较器的设计alligator怎么读[D].硕士学位论文.陕西:西安电子科技大学,2009 [8] 张文忠,包兴,姚素英等.一种低功耗高精度CMOS动态比较器设计及实现[J].传感技术学报,2005,18(1):132～139 [9] 王江燕,裴杰.新型高速高精度CMOS预充电比较器[J].电子科技,2009,22(5):31～33 [10]游恒果.高速低功耗比较器设计[D].硕士学位论文.陕西:西安电子科技大学,2011 [11]马奎,丁召,吴宗桂等.高性能CMOS集成电压比较器设计[J].现代电子技术,2009,14(6):7～9 [12]Taggart,David;Kumar,Rajendra,Krikorian,Yogi;Goo,Gary;Chen,Joph;Martinez,Robert;Tam,Tom;Serhal,Edward.Analog-to-Digital Converter Loading Analysis Considerations for Satellite Communications Systems[J];Aerospace Conference,2007;IEEE 3一10.March 2007.pp.l一16 [13]Aldajam M A.Stability and performance analysis of an adaptive sigma-delta modulator[J].IEEE Transaction on Circuits and Systems II. 2001.48: pp.233-244 [14]Gilbert Promitzer, 12-bit Low-Power Fully Differential Switched Capacitor Noncalibrating Successive Approximation ADC with 1MS/s[J]. IEEE J. SOLID-STATE CIRCUITS, VOL. 36, NO. 7,JULY 2001:1138-1143 [15]Won-Chul Song, Hae-Wook Choi. 20-Msample/s Low-Power CMOS ADC[J].IEEE J.Solid-State Circuits. 1995; 30(5): pp.514-521 [16]MOU S X, MA J G, SENG Y K, et. A modified architecture ud for input matching in CMOS low noi amplifiers[J]. IEEE Transactions on Circuits and Systems, 2005. 52(11): pp.784-788. [17]Bo Li, Zheying Li.A 57mW 10-bit 80-MS/s Pipeline ADC Adopting Improved Power Optimization Approach[J]. ASICON 2007. Guilin, China. 2007, IEEE Press; 2007.10 Vol.l of 2.pp.616-619

毕业庐山导游词设计开题报告

２．设计方案：

2.1本课题要研究或解决的问题

了解电压比较器的结构和原理，设计出高精度低功耗CMOS电压比较器的电路结构，采用Cadence IC工具进行电路图的设计及仿真，并用Tanner EDA工具中的L-Edit画出版图。

2.2 拟采用的研究手段（途径）

2.2.1设计的基本原理

2.2.1.1比较器分类及电路结构

从工作原理上看，所有的比较器都可以看作是放大器的不同形式的应用。根据放大器的不同应用形式，可以分为开环和闭环两种。一个高增益的运算放大器应用于开环状态就是一个高分辨率的比较器;而迟滞比较器和latch电路则是放大器在两种正反馈形势下的闭环应用。

从功耗角度，比较器又可分为动态比较器和静态比较器。一步静态比较器功耗较低，主要为静态功耗。按照工作方式，比较器也可分为开环比较器和可再生比较器;开环比较器一般由非补偿的运算放大器构成，而再生比较器类似于触发器的正反馈。

（a）开环比较器

开环比较器可由运算放大器构成。一般电路中为保证运算放大器稳定工作，运算放大器一般工作在闭环模式，并且拥有补偿电路。而比较器电路为达到大的带宽和较快的速度，其运算放大器工作在开环模式，没有补偿电路。为满足高性能比较器的要求，运算放大器一般由开环工作的多级放大器级联构成，如图2.1所示。

图2.1 两级电压比较器

(b)迟滞比较器

通常情况下，比较器的工作环境含有噪声。当输入电压差Uin较小时，输入端的微小变化，如噪声的干扰，就有可能引起输出电压的错误跃变。如图2.2所示，为增大电压比较器的抗干扰能力，须在开环比较器外部加入正反馈，就可构成迟滞比较器。

图2.2 迟滞比较器

（c）开关电容比较器

在很多应用中，电路信号受时钟控制，比较器只在一个时钟周期的某一段时间内工作，其余时间不工作;这种比较器电路称为离散时间比较器。受时钟信号控制的开关电容电路和开环比较器组合，就可构成一种开关电容比较器，如图2.3所示。

图2.3 开关电容比较器

（d）可再生比较器

可再生比较器的工作方式类似于触发器，可分为两个工作模式，第一个工作模式比较器接收输入信号，第二个工作模式比较器比较输入信号并锁存输出。因此可再生比较器也是离散比较器的一种。可再生比较器利用正反馈来实现两个信号的比较，一般由如图2.4所示的锁存器构成。

图2.4 锁存器

（e）预放大再生比较器

开环比较器由开环工作的放大器构成，其时域响应为负指数函数，这种比较器响应时间长，很少用于高速比较器。再生比较器具有速度快、功耗低的优点，但失调电压大，限制了其应用。为了降低再生比较器的失调电压，可以在锁存器与输入信号之间增加一个前置放大器，即可构成的预放大再生比较器。如图2.5所示。输入信号经前置放大器放大后输入锁存器，因此提了再生比较器的精度，降低了失调电压。

Vina

Vouta

前置放大器

锁存器

Vinb

Voubb

CLK

图2.5 前置放大器和锁存器

2.2.1.2 高精度低功耗比较器设计

（a）电路结构的选取

开环比较器速度快精度高，但高速高增益运算放大器的功耗大，抗干扰能力差;迟滞比较器具有好的抗干扰能力，然而其运算放大器工作在闭合模式，速度慢;由于MOS管的不配备性，开环比较器和迟滞比较器均具有一定的失调电压。开关电容比较器具有自动校零功能，减小了放大器失调电压，但其开关电容电路也引入了电荷注入和时钟馈通等非理性因素;可再生比较器速度快功耗低，然而其失调电压大，还引入了很大的回踢噪声;预放大再生比较器结合了开环比较器和再生比较器的优点，速度快，失调电压小，功耗低。基于以上电路特点的比较，预放大再比较器结合了开环比较器和再生比较器的优点，速度快，失调电压小，功耗低。考虑到本课题对电压比较器速度、功耗指标的要求，故所设计的电路结构采用即预放大再生锁存比较器。

(b)电路整体结构

电路的整体结构分为三级，包括放大级、比较级和输出级。前置放大器放大比较器的输入信号;比较级采用高速锁存比较器对输入信号进行比较;输出级采用反相器电路，以减小比较器输出的亚稳态，如图2.6所示。

逻辑电平

神农架必去5个景点Vout+

Iout+

V+

Vout

V—

Iout-

Vout-

预放大器判断级后放大级

（正反馈级）（负反馈级）

图2.6 电压比较器框图

（c）前置放大器设计

预放大电路的作用有两个:一是放大输入信号，以降低比较级电路的比较时间，同时降低总体延时;二是放大输入信号差，从而减小比较器失调电压的影响。对于高速比较器而言，高带宽是一个重要参数，高的带宽可以降低比较时间，从而提高比较器的比较速度，同时又具有一定的放大倍数。如图2.2所示，该放大器采用四输入的全差分运放结构，可以很好的抑制共模噪声。它的负载采用MOS二极管电阻与负电阻并联的结构，允许运放在具有大的带宽的条件下具有较高的增益。另外，根预放级增加了一个由时钟控制的复位管M11,当clk变为高电平时M11导通，减小了过驱动恢复所需时间。前置预放的输出直接加到下一级再生锁存级的输入管的栅上，减小了电路的输入回踢噪声。

图2.7 前置放大器结构

（d)判断级电路设计

锁存比较电路是整个比较器的核心部分，它应能区分毫伏量级的输入信号差。如图2.3所示，该再生锁存电路是基于交叉藕合反相器设计的。其工作过程如下:当clk为低时，M15～M17和Mp1,Mp2导通，锁存器里所有的内部节点和输出节点被预充电到高电平，锁存器复位。此时，M14关闭，锁存器无电流通路。当clk刚开始上升时，M15～M17和Mp1,Mp2关闭，所有组成交叉藕合反相器的晶体管M18～M21截止，尾电流管M14导通，输入对管M1和M2处于饱和状态，将差分输入电压转换成差分电流，这个电流经过敏感节点S1和S2,将导致这两个节点电压下降，而它们的下降速度一个快一个慢。比如说S1下降快，降到低于电源电压与MOS管闽值电压之差，则S1之上的管子导通，导致Out+和Out-的充电不平衡，再生锁存器开始工作。同时，M22导通，它的作用是短接了敏感节点S1和S2，消除输入对管对交叉藕合反相器的影响。

图2.8 再生锁存其结构

（e）输出锁存器的设计

输出锁存级由两个交叉藕合NMOS管(M23和M24)和简单的PMOS共源放大输入组成，如图4.14所示。这种结构在再生锁存时间内输入前级的输出，在复位阶段时呈高阻态来保持再生锁存的结果，并且提供额外的增益。输出锁存级的基本工作原理如下:当Out-比Out+高时，PMOS管(M27～M30将节点Outpb和P拉高，使得Outmb和M变低。当比较器处于复位状态时，Out-和Out+都被拉到高电平，PMOS (M27～M30)关断，输出端Outmb和Outpb将保持上一个状态。结构中交叉藕合管M23和M24防止输出逻辑退化。再生锁存的输出在它们全部被置高前相等，这将导致输入PMOS (M27～M30)在复位时部分导通，而M23和M24阻止了P升高(除非Out+比Out-低)。如果没有交叉藕合对，M将升高到闽值电压以上并且将Outpb从高电平拉低。

图2.9 输出锁存器结构

2.3毕业设计课题工作进度计划

时间	高中离骚进度安排
2017年10月8日～11月15日	查阅资料，完成开题报告。
2017年12月1日～1月31日	学习电压比较器的基本知识，设计出高精度电压比较器的电路结构；完成电路原理图设计与功能仿真;熟悉Tanner EDA中的S-Edit和T-Spice的使用方法以及Cadence软件的使用。
2018年3月11日～5月15日	完成电路版图的绘制,进行仿真。
2018年5月16日～6月15日	论文答辩。