一、填空题
1、目前，应用最为广泛的可编程逻辑器件是 和 。
2、数字系统设计的方法有 、 和
3、 VHDL工程设计流程主要包括 等 步骤。
4、VHDL的程序结构特点是将一项设计实体分成 和 。
5、在数字电路中，普通的TTL门或CMOS门只有两个状态,即 和 。
6、 VHDL中符号〈=的含义是 。
7、 实体主要用于描述 与 的接口。
8、 类属参量以关键词 引导一个类属参量表.
9、 VHDL语言中的库分为 和 两类。
10、VHDL语言文字主要包括 和 。
11、 数字系统设计中,常用的数据对象有 活河虾、 、 。
12、从执行顺序上划分，VHDL语言可以分为双子座的性格特点 和 两大类.
13、 VHDL赋值语句由 、 和 三个基本部分组成。
13、 VHDL语言中的进程在运行时只存在两种状态： 和 。
14、 子程序的结构包括 和 .
15、 REPORT子句的默认输出是 ，SEVERITY子句的默认输出是 。
16、PROCESS语句主要由 、 和 三部分组成.
17、 CASE语句只能在 使用,而选择信号赋值语句可用于 。
18、 元件例化语句中的接口表达式有 和 两种方式。
19、 设计从外部端口改变元件内部参数或结构规模的元件可以使用 语句。
20、 生成语句有两种不同的语句格式，分别为 和 .
行政处分条例21、Verilog程序是由（ ）构成的。每个模块的内容都嵌在（ )和（ ）两个关键字之间；每个模块实现特定的功能
22、对模块中所用到的所有信号（包括端口信号、节点信号等）都必须进行（数据类型)的定义.如果信号的数据类型没有定义，则综合器将其默认为是（ ）型。
23、Verilog HDL 既是一种行为描述语言也是一种结构描述语言。既可以用( ）描述，也可以用( )来建立Verilog HDL模型。
24、VERILOG是在C语言基础上发展起来的，保留了C语言的结构特点。C语言由（ )组成，VERILOG 由（ )组成。
25、C语言通过函数名及其端口变量实现调用，VERILOG也通过( ）和（ ）实现调用。
26、在VERILOG程序中，除了endmodule语句、begin_end语句和fork_join语句外，每个语句和数据定义的最后必须有( )。
27、可用/*.。。。。＊/和//。..对程序的任何部分作注释。加上必要的注释，以增强程序的（ ）和（ ）。
28、Verilog 模块的结构由在module和endmodule关键词之间的4个主要部分组成，它们是（ ）、（ ）、（ )和（ ）。
29、VERILOG用户程序中的标识符不能与关键字同名，关键字用（ ）。
30、Verilog HDL中共有19种数据类型； 其中4个最基本的数据类型为：（ ）、（ ）、（ ）和（ ）.
31、register型变量必须通过（ ）赋值，不能通过assign语句赋值。
32、memory型变量是由若干个相同宽度的( ）构成的数组。
33、VERILOG中有两类赋值语句，分别是( )和（ )
34、VERILOG中的块语句有两种：（ ）和( ），它们分别标识( )执行语句和( ）执行的语句。
35、条件语句分为两种：if—el语句和ca语句;它们都是（ )语句，应放在（ ）块内。
36、VERILOG中,CASE语句有CASE、CASEX、CASEZ三种形式，在ca语句中，（ ）;在caz语句中,若分支表达式某些位的值为高阻值z，则（不考虑对这些位的比较)；在cax语句中,若分支表达式某些位的值为z或不定值x,则（ ）。
37、结构说明语句分为4种 ，分别是:initial说明语句:程序启动后（ ），always说明语句：程序启动后（ ),task说明语句:（ ）,function说明语句：（ ）.
38、VERILOG中的always ＠ （ ） 模块中,敏感信号可以为单个信号,也可为多个信号,中间需用关键字（ )连接!
39、always的时间控制可以是（ ）触发，也可为（ )触发。关键字( )表示上升沿；（ )表示下降沿.两种触发分别被常用来描述（ ）和（ )。
40、任务和函数的目的或用途分别是：（ ）和（ )。
二、选择题
1、 CPLD/FPGA最显著的特点不包括（ ）
A。 高集成度 | B。可移植性 | C。 高速度 | D。 高可靠性 |
| | | |
2、 下列硬件描述语言中成为IEEE标准的是( ）
A。 VHDL | B. ABEL | C。 System Verilog | D。 SystemC |
| | | |
3、 将VHDL程序直接送入VHDL仿真器,只根据VHDL的语义对VHDL所描述的内容进行仿真，这种仿真方式称为（ ）
A。 行为仿真 | B. 功能仿真 | C.时序仿真 | D。 门级仿真 |
| | | |
4、 可以将VHDL程序设计进行编译、优化、转换和综合后得到VHDL网表文件( )
5、三态门的输出状态不包括（ ）
6、 用于存放各个设计模块共享的数据类型、常数和子程序等（ ）
A。 程序包 | B。库 | C。 配置语句 | 课外活动的作文D。 实体 |
| | | |
7、 结构体的描述方式不包括（ ）
A。 行为描述 | B. 数据流描述 | C. RTL描述 | D。 结构化描述 |
| | | |
8、 用于描述设计实体的内部构造及实体端口间的逻辑关系（ ）
9、 VHDL的子程序类型有（ )
10、 VHDL语言数值型文字不包括（ ）
11、 VHDL实数型文字表达正确的是（ )
A. 159E5 | B。 34.633 | C. 8#175＃ | D. 50pf |
| | | |
12、 VHDL语言的4类操作符中,哪个不完全是逻辑和算数操作的最基本的操作符的单元( ）
A. 逻辑操作符 | B. 关系操作符 | C。 算术操作符 | D。 重载操作符 |
| | | |
13、下列语句中不属于流程控制语句的是（ )
A. IF语句 | B。ASSERT语句 | C。 LOOP语句 | D。 EXIT语句 |
| | | |
14、 IF语句的条件表达式中只能是（ ）
A。 关系运算操作和逻辑运算操作的组合 |
B. 关系运算操作和算术运算操作的组合 |
C. 算术运算操作和逻辑运算操作的组合 |
D。 逻辑运算操作和重载运算操作的组合 |
|
15、 当前面所有条件句中的选择值未能完整覆盖CASE语句中表达式的取值时，最末一个条件句中必须使用关键字（ ）
A. OTHERS | 红烧鱼的家常做法大全B。EXIT | C。 NULL | D。 REPORT |
| | | |
16、 LOOP循环语句的三种表达方式不包括（ ）
A。 单个LOOP语句 | t68镗床B. FOR_LOOP语句 |
C。 UNTIL_LOOP语句 | D. WHILE_LOOP语句 |
| |
17、在仿真时出现致命错误而必须立即停止的错误等级是（ ）
A. ERROR | B。 WARNING | C. NOTE | D。 FAILURE 婴儿床铃 |
| | | |
18、 下列语句中，不属于并行语句的是( )
A。 PROCESS | B. PORT MAP | C。 GENERATE | D。 CASE |
| | | |
19、 进程说明部分不允许定义（ )
20、 在一个使用了敏感表的进程中不能含有以下哪个语句( )
朝天厥A. WAIT | B。LOOP | C. CASE | D. NEXT |
| | | |
21、 表示端口映射的关键字是( ）
A.GENERIC MAP | B. PORT MAP | C。 GENERATE | D. COMPONENT |
| | | |
22、 生成语句的组成部分中，在某些情况下不是必须的是( ）
A。 生成方式 | B。 说明部分 | C. 标号 | D. 并行语句 |
| | | |
23、Verilog HDL是一种用于数字逻辑电路设计的硬件描述语言，可以用来进行数字电路的除了（ ）外的操作。
A。仿真验证 B。时序分析 C。故障诊断 D.逻辑综合。
24、每个Verilog HDL源文件中只准有（ )顶层模块,其他为子模块.
