半导体制造工艺流程
N型硅：掺入V族元素--磷P、砷As、锑Sb
P型硅：掺入III族元素—镓Ga、硼B
PN结：
半导体元件制造过程可分为
前段（FrontEnd）制程
晶圆处理制程（WaferFabrication；简称WaferFab）、
晶圆针测制程（WaferProbe）；
後段（BackEnd）
构装（Packaging）、
测试制程（InitialTestandFinalTest）
一、晶圆处理制程
晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件（如电晶体、电容体、逻辑闸等），为上述各制程中所需技术最复杂且资金投入最多的过程，以微处理器（Microprocessor）为例，其所需处理步骤可达数百道，而其所需加工机台先进且昂贵，动辄数千万一台，其所需制造环境为为一温度、湿度与含尘（Particle）均需控制的无尘室（Clean-Room），虽然详细的处理程序是随著产品种类与所使用的技术有关；不过其基本处理步骤通常是晶圆先经过适当的清洗（Cleaning）之後，接著进行氧化（Oxidation）及沈积，最後进行微影、蚀刻及离子植入等反覆步骤，以完成晶圆上电路的加工与制作。
二、晶圆针测制程宿桐庐江寄广陵旧游
经过WaferFab之制程後，晶圆上即形成一格格的小格，我们称之为晶方或是晶粒（Die），在一般情形下，同一片晶圆上皆制作相同的晶片，但是也有可能在同一片晶圆上制作不同规格的产品；这些晶圆必须通过晶片允收测试，晶粒将会一一经过针测（Probe）仪器以测试其电气特性，而不合格的的晶粒将会被标上记号（InkDot），此程序即称之为晶圆针测制程（WaferProbe）。然後晶圆将依晶粒为单位分割成一粒粒独立的晶
粒
三、IC构装制程
IC構裝製程（Packaging）：利用塑膠或陶瓷包裝晶粒與配線以成積體電路
目的：是為了製造出所生產的電路的保護層，避免電路受到機械性刮傷或是高溫破壞。
半导体制造工艺分类
半导体制造工艺分类
一双极型IC的基本制造工艺：
A在元器件间要做电隔离区（PN结隔离、全介质隔离及PN结介质混合隔离）
ECL（不掺金）（非饱和型）、TTL/DTL（饱和型）、STTL（饱和型）B在元器件间自然隔离
I2L（饱和型）
半导体制造工艺分类
二MOSIC的基本制造工艺：
根据栅工艺分类
A铝栅工艺
B硅栅工艺
其他分类
1、（根据沟道）PMOS、NMOS、CMOS
2、（根据负载元件）E/R、E/E、E/D
半导体制造工艺分类
三Bi-CMOS工艺：
A以CMOS工艺为基础
P阱N阱
B以双极型工艺为基础
双极型集成电路和MOS集成电路优缺点
半导体制造环境要求
主要污染源：微尘颗粒、中金属离子、有机物残留物和钠离子等轻金属例子。
超净间：洁净等级主要由微尘颗粒数/m3
半导体元件制造过程
前段（FrontEnd）制程---前工序
晶圆处理制程（WaferFabrication；简称WaferFab）
典型的PN结隔离的掺金TTL电路工艺流程
横向晶体管刨面图
纵向晶体管刨面图
NPN晶体管刨面图
1.衬底选择
10Ω.cm111晶向,偏离2O~5O P型Siρ
雪景拍摄
晶圆（晶片）晶圆（晶片）的生产由砂即（二氧化硅）开始，经由电弧炉的提炼还原成冶炼级的硅，再经由盐酸氯化，产生三氯化硅，经蒸馏纯化后，透过慢速分解过程，制成棒状或粒状的「多晶硅」。一般晶圆制造厂，将多晶硅融解后，再利用硅晶种慢慢拉出单晶硅晶棒。一支85公分长，重76.6公斤的8寸硅晶棒，约需2天半时间长成。经研磨、抛光、切片后，即成半导体之原料晶圆片
第一次光刻—N+埋层扩散孔
1。减小集电极串联电阻
2。减小寄生PNP管的影响
外延层淀积
1。VPE（Vaporousphaepitaxy)气相外延生长硅
SiCl4+H2→Si+HCl
2。氧化
Tepi>Xjc+Xmc+TBL-up+tepi-ox
第二次光刻—P+隔离扩散孔
在衬底上形成孤立的外延层岛,实现元件的隔离.
第三次光刻—P型基区扩散孔
决定NPN管的基区扩散位置范围
第四次光刻—N+发射区扩散孔
集电极和N型电阻的接触孔,以及外延层的反偏孔。
Al—N-Si欧姆接触：ND≥1019cm-3，
第五次光刻—引线接触孔
第六次光刻—金属化内连线：反刻铝
CMOS工艺集成电路
CMOS集成电路工艺--以P阱硅栅CMOS为例
1。光刻I---阱区光刻，刻出阱区注入孔
CMOS集成电路工艺--以P阱硅栅CMOS为例
2。阱区注入及推进，形成阱区
CMOS集成电路工艺--以P阱硅栅CMOS为例
3。去除SiO2，长薄氧，长Si3N4
CMOS集成电路工艺--以P阱硅栅CMOS为例
4。光II---有源区光刻
CMOS集成电路工艺--以P阱硅栅CMOS为例
5。光III---N管场区光刻，N管场区注入，以提高场开启，减少闩锁效应及改善阱的接触。
totoo CMOS集成电路工艺--以P阱硅栅CMOS为例
6。光III---N管场区光刻，刻出N管场区注入孔；N管场区注入。
CMOS集成电路工艺--以P阱硅栅CMOS为例
7。光Ⅳ---p管场区光刻，p管场区注入，调节PMOS管的开启电压，生长多晶硅。
CMOS集成电路工艺--以P阱硅栅CMOS为例
8。光Ⅴ---多晶硅光刻，形成多晶硅栅及多晶硅电阻
CMOS集成电路工艺--以P阱硅栅CMOS为例
9。光ⅤI---P+区光刻，P+区注入。形成PMOS管的源、漏区及P+保护环。
CMOS集成电路工艺--以P阱硅栅CMOS为例
10。光Ⅶ---N管场区光刻，N管场区注入，形成NMOS的源、漏区及N+保护环。
CMOS集成电路工艺--以P阱硅栅CMOS为例
11。长PSG（磷硅玻璃）。
CMOS集成电路工艺--以P阱硅栅CMOS为例
12。光刻Ⅷ---引线孔光刻。
CMOS集成电路工艺--以P阱硅栅CMOS为例
13。光刻Ⅸ---引线孔光刻（反刻AL）。
晶圓材料（Wafer）
圓晶是制作矽半導體IC所用之矽晶片，狀似圓存在问题和不足形，故稱晶圓。材料是「矽」，IC（IntegratedCircuit）厂用的矽晶片即為矽晶體，因蒸足為整片的矽晶片是單一完整的晶體，故
又稱為單晶體。但在整體固態晶體內，眾多小晶體的方向不相，則為复晶體（或多晶體）。生成單晶體或多晶體与晶體生長時的溫度，速率与雜質都有關系。
一般清洗技术
光学显影
光学显影是在感光胶上经过曝光和显影的程序，把光罩上的图形转换到感光胶下面的薄膜层或硅晶上。光学显影主要包含了感光胶涂布、烘烤、光罩对准、曝光和显影等程序。
曝光方式:紫外线、X射线、电子束、极紫外
蝕刻技術（EtchingTechnology）
蝕刻技術（EtchingTechnology）是將材料使用化學反應物理撞擊作用而移除的技術。可以分為:
濕蝕刻（wetetching）:濕蝕刻所使用的是化學溶液，在經過化學反應之後達到蝕刻的目的.
乾蝕刻（dryetching）:乾蝕刻則是利用一种電漿蝕刻（plasmaetching）。電漿蝕刻中蝕刻的作用，可能是電漿中离子撞擊晶片表面所產生的物理作用，或者是電漿中活性自由基（Radical）与晶片表面原子間的化學反應，甚至也可能是以上兩者的复合作用。
现在主要应用技术:等离子体刻蚀
常见湿法蚀刻技术
CVD化學气相沉積
是利用热能、电浆放电或紫外光照射等化学反应的方式，在反应器内将反应物（通常为气体）生成固态的生成物，并在晶片表面沉积形成稳定固态薄膜（film）的一种沉积技术。CVD技术是半导体IC制程中运用极为广泛的薄膜形成方法，如介电材料（dielectrics）、导体或半导体等薄膜材料几乎都能用CVD技术完成。
化學气相沉積CVD
化学气相沉积技术
常用的CVD技術有：怎么打孩子屁股(1)「常壓化學气相沈積（APCVD）」；(2)「低壓化學气相沈積（LPCVD）」；(3)「電漿輔助化學气相沈積（PECVD）」
矛盾纠纷调解 较为常见的CVD薄膜包括有：■二气化硅（通常直接称为氧化层）■氮化硅■多晶硅■耐火金属与这类金属之其硅化物
物理气相沈積（PVD）
主要是一种物理制程而非化学制程。此技术一般使用氩等钝气，藉由在高真空中将氩离子加速以撞击溅镀靶材后，可将靶材原子一个个溅击出来，并使被溅击出来的材质（通常为铝、钛或其合金）如雪片般沉积在晶圆表面。PVD以真空、測射、离子化或离子束等方法使純金屬揮發评选活动方案，与碳化氫、氮气等气體作用，加熱至400～600℃（約1～3小時）後，蒸鍍碳化物、氮化物、氧化物及硼化物等1～10μm厚之微細粒狀薄膜，PVD可分為三种技術：(1)蒸鍍（Evaporation）；(2)分子束磊晶成長（MolecularBeamEpitaxy；MBE）；(3)濺鍍（Sputter）
解离金属电浆（淘气鬼）物理气相沉积技术
解离金属电浆是最近发展出来的物理气相沉积技术，它是在目标区与晶圆之间，利用电浆，针对从目标区溅击出来的金属原子，在其到达晶圆之前，加以离子化。离子化这些金属原子的目的是，让这些原子带有电价，进而使其行进方向受到控制，让这些原子得以垂直的方向往晶圆行进，就像电浆蚀刻及化学气相沉积制程。这样做可以让这些金属原子针对极窄、极深的结构进行沟填，以形成极均匀的表层，尤其是在最底层的部份。
离子植入（IonImplant）
离子植入技术可将掺质以离子型态植入半导体组件的特定区域上，以获得精确的电子特性。这些离子必须先被加速至具有足够能量与速度，以穿透（植入）薄膜，到达预定的植入深度。离子植入制程可对植入区内的掺质浓度加以精密控制。基本上，此掺质浓度（剂量）系由离子束电流（离子束内之总离子数）与扫瞄率（晶圆通过离子束之次数）来控制，而离子植入之深度则由离子束能量之大小来决定。
