硬布线控制器
计算机组成原理实验课
常规型硬布线控制器 的设计与调试
科 目：计算机组成原理
指导教师： 实 验 人： 实验时间： 实验背景
硬布线控制器是早期设计计算机的一种方法。这种方法是把控制部件看作为产生专门固定时序控制信号的逻辑电路，二次逻辑电路以示用最少元件和取得最高操作速度为设计目标。一旦控制部件构成后，除非重新设计和物理上对它重新布线，否则要想增加新的控制功
计算机组成原理实验课
能是不可能的。
硬布线控制器是计算机中最复杂的逻辑部件之一，由于其结构上的缺陷使得对它进行设计
和调试非常复杂且代价很大。正因为如此，硬布线控制器被微程序控制器所取代。但是随着新一代机器及VLSI技术的发展，硬布线逻辑设计思想又得到了重视。
设计要求
针对TEC-4实验台利用isp__芯片设计一个硬布线控制器，本控制器可以执行五条控制台指令：PR,KRD,KWE,KLD,KRR以及九条机器指令:ADD,SUB,MUL,AND,STA,LDA,JMP, JC,STP。
实验目的
融会贯通计算机组成原理课程和计算机系统结构课程的内容，通过知识的综合运用，加深对计算机系统各模块的工作原理及相互联系的认识，特别是对硬联线控制器的认识。
学习运用ISP技术进行设计和调试的基本步骤和方法，熟悉集成开发软件中设计，模拟调试工具的使用，体会ISP技术相对于传统开发技术的优点。
培养科学研究的独立工作能力，取得工程设计与组装调试的实践经验。
实验设备
TEC-4计算机组成原理实验系统一台
双踪示波器一台
逻辑测试笔一只
isp__芯片一个
Lattice公司的IspExpert软件
实验准备
时序信号发生器:
由晶体振荡器产生MF信号（频率1MHz），同时产生T1,T2,T3,T4，W1,W2,W3,W4时序信号，关系如下图。其中W1,W2,W3,W4用于硬布线控制器的节拍信号
计算机组成原理实验课
实验台上自选器件实验区提供有Isp__芯片及下载插座，可以从PC机上编程下载
DB,DP,DZ：DP＝1时，计算机处于单拍工作方式，按一次QD发送一组时序信号T1,T2,T3,T4；DB＝1时，计算机处于单步方式，按一次QD发送一组W1,W2,W3,W4时序脉冲，同时如果执行过程当中遇到TJ指令，将停在当前节拍脉冲的T4时刻。
SKIP信号：当SKIP＝1时，信号由当前节拍直接跳到W4节拍
微操作控制信号总结如下:
数据通路图：
计算机组成原理实验课
设计说明书
设计步骤
分别画出控制台指令及机器指令流程图。
根据流程图作出微操作控制信号的译码与时序分布表，然后用逻辑表达式表示出每个信号。
由逻辑表达式写出ABEL语言源代码。
对程序进行编译，下载到芯片。
连线，调试。
测试。
具体设计思路
根据要求，列出所需的控制台指令和机器指令
计算机组成原理实验课
设计指令流程图
硬布线控制器的指令流程图与微程序控制器的指令流程图基本一致。
实验台对每步程序的执行提供的节拍只有四个W1-W4，而控制台指令所需要的节拍要大于四个，这就需要我们在设计时将指令拆分一下，即一个指令占用两步，八个节拍，并能够在后四个节拍实现指令的循环执行。
于是，我们加了个ST内部信号作为标志位，当ST=0时，标志执行指令的前四个节拍，当ST=1时，标志执行指令的后四个节拍。注意到只有CLR#到来后的第四拍时ST信号才发生翻转，所以又设了一个SSTO信号作为ST信号的触发信号。
具体实现ST-SSTO模块如下：我们增加了一个标志位RUN，由于按CLR#按钮复位后，实验系统的时序停止在T4,W4,ST的值为0,这样SSTO=!STW4的值为1.按QD启动按钮后，由于立即产生T1信号，在T1的上升沿使ST置1，在第一组W1,W2,W3,W4时，ST的值为1，
计算机组成原理实验课
这是我们不希望看到的。
增加了标志位RUN后，按CLR#按钮复位，使RUN为0。由于SSTO=!ST*W4*RUN,因此
复位后的SSTO=0.按QD启动按钮，在T1的上升沿，使RUN=1。根据SSTO的布尔表达式，在W1,W2,W3时，SSTO=0,直到W4时，才使SSTO=1,由于ST:=CLR#*SSTO#CLR*ST,在W4过后的下一个T1的上升沿，才使ST置1，从而将控制台操作的两种状态区分开来。
设计的控制台指令流程图，机器指令流程图如下：
根据流程图，进行微操作信号的译码并列出时序表
计算机组成原理实验课
说明：我们将控制台指令KRR,KRD,KWE,KLD,PR分别拆分为KRR1,KRR2,KRD1,KRD2, KWE1,KWE2,KLD1,KLD2和PR1,PR2。每个小指令分别占用W1-W4四个节拍。
计算机组成原理实验课
KRR1 ALU_BUS AR1_INC CEL# CER LDAR1 LDAR2 LDDR1 LDDR2 LDER LDIR LD
PC LDR4 LRW M1 M2 M3 M4 PC_INC PC_ADD RS_BUS# S0 S1 S2 SW_BUS# SKIP TJ WRD SSTO W4 W4 W1 W4 W4 W4 W4
KRD1
KWE1
KLD1
PR1
KRR2
KRD2 W4
KWE2 W4 W1
KLD2
W1 W2 W4 W4 W4 W4
W1
W1 W2
W3 W2 W4 W4 W1 W1 W1 W2
W4 W4
W4
W4 W1
W4 W1 W4
W4 W1 W4 W4
W4 W1 W2 W4 W4 W1 W1
W1 W1 W4
