实验二 锁存器及触发器
一、实验目的
1、掌握基本锁存器、JKD等常用触发器的逻辑功能及其测试方法;
SR
、
2、研究时钟脉冲CP的触发作用。
二、预习要求
1、预习教材相关内容,了解锁存器、触发器功能及动作特点。
2、确定实验线路连接,画出接线图,拟定实验必要的表格。
三、实验内容
1.基本锁存器功能
SR
与非门(74LS00)按图连接成基本 锁存器,置位端和复位端
SRS
R
接0/1开关,输出端Q和接LED。改变输入端的状态,测试并将测试
QS,R
结果填入下表中。与器真值表比较。
SR
2. J-K触发器逻辑功能测试:
(1)测试异步复位端和异步置位端的功能中秋活动 。
RS
D
D
74LS112触发器的、、JK接0/1开关,输出端Q和接LED,
SR
D
D
、
Q
CP接手动单脉冲源。按下表要求,在、作用期间改变JKCP的状
RS
D
D
、、
态,观察LED显示状态,测试并记录、对输出状态的控制作用。
RS
D
D
(2)J-K触发器逻辑功能测试:
改变JK的状态,并用、端对触发器进行异步置位或复位(即
、
SR
D
D
1
设置现态Q )。按下表要求测试其逻辑功能并记录于表中。
n
J K CP Q Q
0
0 0
nn+1
1
0
1
0
1
0
1
0
1 怎么给c盘瘦身 0
1
0
1
0
1
0
1
0 婴儿有眼屎 1
1 1
(3)朝三暮四的意思 观察J-K触发器分频功能
74LS112按下图接线,J、K接高电平(1),元宵节小作文 CP接1KHz连续脉冲源,、
R
D
。用示波器同时观察并记录CPQ端波形,验证2分频的接高电平(1)
、
S
D
功能。
2
3. D触发器74LS74逻辑功能测试:
(1)测试异步复位端和异步置位端的功能。
RS
D
D
74LS74一个触发器的、、D接0/1开关,输出端Q和接LED,
SR
D
D
Q
CP接手动单脉冲源。按下表要求,在、作用期间改变DCP的状态,
RS
D
D
、
观察LED显示状态,测试并记录、对输出状态的控制作用。
SS
DD
(2)D触发器逻辑功金钟国身高 能测试:
改变D的状态,并用、端对触发器进行异步置位或复位(即设置
SR
D
D
现态Q )。按下表要求测试其逻辑功能并记录于表中。
n
D CP Q Q
0
0
nn+1
1
0
1
0
1
0
1
1
(3)观察D触发器分频功能
74LS74按下图接线,CP接1KHz连续脉冲源,、接高电平(1)。赞美梅花的诗句
RS
D
D
用示波器同时观察并记录CPQ端波形,验证2分频的功能。
、
3
四、实验仪器
数字逻辑实验箱,示波器,74LS00,74LS112,74LS74。
五、实验报告要求
1.基本锁存器、JKD触发器功能验证结论。茭瓜
SR
、
2. 阐述基本锁存器输出状态“不父亲节的来历 变”和“不定”的含义。
SR
3. 总结、的作用。
RS
D
D
4.说明触发器的分频作用。状态翻转的时钟边沿(即触发方式)和相关结论。
六、实验用元件介绍
锁存器和触发器是具有记忆功能的二进制存贮器件,是组成各种时序逻辑
电路的基本器件之一。就触发器功能而言,有RS、JK、D、T、T'触发器。就触
发器结构而言,一般有主从、边沿之分。边沿型触发器有较好的抗干扰性能。D
触发器和JK触发器都有TTL和CMOS集成产品。
1、基本锁存器
SR
可由二个与非门所组成,如图所示。在相应的置位端()或复位端()
S
R
加有效电平(信号),基本锁存器置位(Q = 1)或复位(Q = 0)。图示与
SR
非门组成的基本RS触发器,有效触发电平为低电平“0”,其功能见附表。
RS触发器真值表
4
2、JK触发器
本试验用74LS112是主从型负沿触发双JK集成触发器(带预置端和清除
端),其外引线排列及功能见图和附表。
JK触发器具有保持、置数和计数三种功能。由CP=1期间J、K的状态(按
真值表)决定CP脉冲下跳后触发器状态Q。即触发器初态和次态按CP的下
n+1
跳沿划分。表中Q是CP下跳前触发器状态,称为初态;Q称为次态。74LS112
nn+1
的、是低电平有效的直接置位端、直接复位端,该2引脚信号不受CP
SR
D
D
控制。主从型JK触发器的逻辑符号如图所示。
3、D触发器
74LS74半青 是边沿型双D触发器,时钟CP上跳沿有效,即触发器初态和次态
按CP的上升沿划分。74LS74的引脚如右上图,D触发器功能见附表,逻辑符
号见上右图。
5
本文发布于:2023-04-26 05:42:24,感谢您对本站的认可!
本文链接:https://www.wtabcd.cn/fanwen/fan/82/515041.html
版权声明:本站内容均来自互联网,仅供演示用,请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系,我们将在24小时内删除。
留言与评论(共有 0 条评论) |