2021年无锡南洋职业技术学院计算机应用技术专业《计算机组成原理》科

2024年2月29日发(作者：柏妍安)

2021年无锡南洋职业技术学院计算机应用技术专业《计算机组成原理》科目期末试卷B（有答案）

一、选择题

1、有如下C语言程序段：

for（k=0；k<1000；k++）

a[k]=a[k]+32；

若数组a及变量k均为int型，int型数据占4B，数据Cache采用直接映射方式、数据区大小为1KB，块大小位16B，该程序段执行前Cache为空，则该程序段执行过程中访问数组a的Cache缺失率约为（ ）。

A.1.25% B.2.5% C.12.5% D.25%

2、某计算机使用4体交叉编址存储器，假定在存储器总线上出现的主存地址（十进制）序列为8005，8006，8007，8008，8001，8002，8003，8004，8000，则可能发生访存冲突的地址对是（ ）。

A.8004和8008

B.8002和8007

C.8001和8008

D.8000和8004

3、对于相同位数（设为N位，且各包含1位符号位）的二进制补码小数和十进制小数，（二进制小数所表示的数的个数）/（十进制小数所能表示的数的个数）为（ ）。

A.（0.2）N B. （0.2）N-1

C. （0.02）N D. （0.02）N-1

4、由3个“1”和5个“0”组成的8位二进制补码，能表示的最小整数是（ ）。

A.-126 B.-125 C.-32 D.-3

5、关于浮点数在IEEE754标准中的规定，下列说法中错误的是（ ）。

I.浮点数可以表示正无穷大和负无穷大两个值

Ⅱ.如果需要，也允许使用非格式化的浮点数

Ⅲ.对任何形式的浮点数都要求使用隐藏位技术

IⅣ.对32位浮点数的阶码采用了偏移值为l27的移码表示，尾数用原码表示

6、在计数器定时查询方式下，正确的描述是（ ）。

A.总线设备的优先级可变

B.越靠近控制器的设备，优先级越高

C.各设备的优先级相等

D.对硬件电路故障敏感

7、在异步通信方式中，一个总线传输周期的过程是（ ）。

A.先传送数据，再传送地址

B.先传送地址，再传送数据

C.只传输数据

D.无法确定

8、下列关于计算机操作的单位时间的关系中，正确的是（ ）。

A.时钟周期>指令周期>CPU周期

B.指令周期CPU周期>时钟周期

周期>指令周期>时钟周期

周期>时钟周期>指令周期

9、冯·诺依曼型计算机的设计思想主要有（ ）。

1.存储程序 Ⅱ.二进制表示 Ⅲ.微程序方式 Ⅳ.局部性原理

A. I，Ⅲ B.Ⅱ，Ⅲ C.IⅡ，IⅣ D.I，IⅡ

10、采用同步控制的目的是（ ）。

A.提高执行速度

B.简化控制时序

C.满足不同操作对时间安排的需要

D.满足不同设备对时间安排的需要

11、在无转发机制的五段基本流水线（取指、译码/读寄存器、运算、访存、写回寄存器）中，下列指令序列存在数据冒险的指令对是（ ）。

I1：addR1，R2，R3；（R2）+（R3）→R1

I2：addR5，R2，R4；（R2）+（R4）→R5

I3：addR4，R5，R3；（R5）+（R3）→R4

I4：addR5，R2，R6；（R2）+（R6）→R5

A.I1和I2 B.I2和I3 C.I2和14 D.I3和14

12、下列不属于程序控制指令的是（ ）。

A.无条件转移指令

B.条件转移指令

C.中断隐指令

D.循环指令

13、在各种寻址方式中，指令的地址码字段可能的情况有（ ）。

I.寄存器编号

Ⅱ.设备端口地址

Ⅲ.存储器的单元地址

Ⅳ.数值

A. I、Ⅱ B. I、Ⅱ、Ⅲ C. I、Ⅲ D.I、Ⅱ、Ⅲ、IV

14、CPU在中断周期中（ ）

A.执行中断服务程序

B.执行中断隐指令

C.与I/O设备传送数据

D.处理异常情况

15、某计算机的IO设备采用异步串行传送方式传送字符信息，字符信息的格式为：1位起始位、7位数据位、1位检验位、1位停止位。若要求每秒传送480个字符，那么该I/O设备的数据传输率应为（ ）bit/s.

A.1200 B.4800 C.9600 D.2400

二、填空题

16、主存储器的性能指标主要是存储容量、存取时间、_______和_______

17、一位十进制数，用BCD码表示需______位二进制码，用ASCII码表示需______位二进制码。

18、运算器的两个主要功能是：_______，_______

19、·计算机硬件包括_________、_________、_________适配器，输入/输出设备。

20、2000年，超级计算机最高浮点运算速度达到每秒_______次，我国的_______号计算机的运算速度达到3840亿次，使我国成为_______之后第三个拥有高速计算机的国家。

21、在计算机术语中，将______和______和在一起称为CPU，而将CPU和______合在一起称为主机。

22、当今的CPU芯片除了包括定点运算器和控制器外，还包括_______、_______运算器和_______管理等部件。

23、数组多路通道允许________个设备进行________型操作，数据传送单位是________

24、微程序设计技术是利用________方法设计________的一门技术。

25、存储器的技术指标有存储容量、存取时间、________和________、

三、名词解释题

26、程序：

27、1游程长度受限制的代码。

28、ROM：

29、消息传输方式：

四、简答题

30、简要说明CPU与I/0设备之间传递信息可采用哪几种联络方式，他们分别用于什么场合？

31、计算机指令中一般包含哪些字段？各有什么作用？

32、什么是指令周期、机器周期和时钟周期？三者有何关系？

33、请说明SRAM的组成结构，与SRAM相比，DRAM在电路组成上有什么不同之处？

五、计算题

34、一个直接映射的Cache有128个字块，主机内存包含16K个字块，每个块有16个字，访问Cache的时间是10ms，填充一个Cache字块的时间是200ms，Cache的初始状态为空。

1）如果按字寻址，请定义主存地址字段格式，给出各字段的位宽；

2）CPU从主存中依次读取位置16~210的字，循环读取10次，则访问Cache的命中率是多少？

3）10次循环中，CPU平均每次循环读取的时间是多少？

35、将下列十进制数表示成浮点规格化数，阶码4位（包含一位阶符），分别用补码和移码表示；尾数9位（包含一位数符），用补码表示。

1）27/64。

2）-27/64。

36、某总线时钟频率为100MHz，在一个64位总线中，总线数据传输的周期是10个时，钟周期传输25个字的数据块，试问：

1）总线的数据传输率是多少？

2）如果不改变数据块的大小，而是将时钟频率减半，这时总线的数据传输率是多少？

六、综合题

37、某计算机存储器按字节编址，虚拟（逻辑）地址空间大小为16MB，主存（物理》地址空间大小为1MB，页面大小为4KB；Cache采用直接映射方式，共8行；主存与Cache之闸交换的块大小为32B。系统运行到某一时刻时，页表的部分内容和Cache的部分的容如图3-50和图3-51所示，图中页框号及标记字段的内容为十六进制形式。

请回答下列问题：

1）虚拟地址共有几位，哪几位表示虚页号？物理地址共有几位？哪几位表示页框号（物人理页号）？

2）使用物理地址访问Cache时，物理地址应划分成哪几个字段？要求说明每个字段的位数及在物理地址中的位置。

3）虚拟地址001C60H所在的页面是否在主存中？若在主存中，则该虚拟地址对应的物理地址是什么？访问该地址时是否Cache命中？要求说明理由。

4）假定为该机配置一个4路组相连的TLB，该TLB共可存放8个页表项，若其当前内容（十六进制）如图所示，则此时虚拟地址024BACH所在的页面是否在主存中？要求说明理由。

38、假设指令流水线分取指（FI）、译码（ID）、执行（EX）、回写（WR）4个过程段，共有10条指令连续输入此流水线。

1）画出指令周期流程。

2）画出非流水线时空图。

3）画出流水线时空图。

4）假设时钟周期为100ns，求流水线的实际吞吐率。

5）求该流水处理器的加速比。

39、在按字节编址的计算机M上， fl的部分源程序（阴影部分）与对应的机器级代码（包括指令的虚拟地址）如下：其中，机器级代码包括行号、虚拟地址、机器指令和汇编指令。请回答下列问题

（1）计算机M是RISC还是CISC，为什么？

（2）fl的机器指令代码共占多少字节，要求给出计算过程。

（3）第20条指令cmp通过i减n-1实现对i和n-l的比较。执行fl（0）过程中，当i=0时，cmp指令执行后，进/借位标志CF的内容是什么？要求给出计算过程。

（4）第23条指令shl通过左移操作实现了power*2运算，在f2中能否也用shl指令实现power*2运算？为什么？

参考答案

一、选择题

1、C

2、D

3、B

4、B

5、C

6、A

7、B

8、B

9、D

10、B

11、B

12、C

13、D

14、B、

15、B

二、填空题

16、存储周期 存储器带宽

17、4 7

18、算术运算 逻辑运算

19、运算器 存储器 控制器

20、1万亿 神威 美国、日本

21、运算器 控制器 存储器

22、cache 浮点 存储

23、1（单） 传输 数据块

24、软件 操作控制器

25、存储周期 存储器带宽

三、名词解释题

26、程序：

完成某种功能的指令序列。

27、1游程长度受限制的代码。

28、ROM：

只读存储器，一种只能读取数据不能写入数据的存储器。

29、消息传输方式：

总线的信息传输方式之一，将总线需要传送的数据信息、地址信息，和控制信息等组合成一个固定的数据结构以猝发方式进行传输。

四、简答题

30、答：CPU与I/0之间传递信息常采用三种联络方式：直接控制（立即响应）、同步、异步。

适用场合分别为：直接控制适用于结构极简单、速度极慢的I/0设备，CPU直接控制外设处于某种状态而无须联络信号。

同步方式采用统一的时标进行联络，适用于CPU与I/0速度差不大，近距离传送的场合。异步方式采用应答机制进行联络，适用于CPU与I/0速度差较大、远距离传送的场合。

31、答：包含地址码和操作吗；操作码表示操作的类型；地址码一半表示操作数和操作结果的存储位置；

32、答：CPU每取出并执行一条指令所需的全部时间叫指令周期；机器周期是在同步控制的机器中，执行指令周期中一步相对完整的操作（指令步）所需时间，通常安排机器周期长度=主存周期；时钟周期是指计算机主时钟的周期时间，它是计算机运行时最基本的时序单位，对应完成一个微操作所需的时间，通常时钟周期=计算机主频的倒数。

33、答：SRAM存储器由存储体、读写电路、地址译码电路、控制电路组成，DRAM还需要有动态刷新电路。

五、计算题

34、解析：

1）按字寻址，每个块有16个字，故字块内地址为4位。Cache有128个字块，故Cache字块地址为8位。主存包含16K个字块，故主存地址总共14位。则主存字块标记位数为14-8-位。

2）Cache中每个块16个字，故16~210位置的字，按照直接映射可分别放入Cache的第1~13块。由于Cache的初始状态为空，循环读取10次时，第一次循环第16、32、48、64、…、208位置的字均末命中，共13次，其他位置均命中，后面9次循环每个字都命中。故Cache的命中率为1-13/（195×10）=99.3%。

3）第一次循环需要填充Cache13次，访问Cache 195-13=182次，总时间为200ns×13+10ns×182=4420ms。其余9次循环只需访问Cache195次，总时间为195×10ns×9=17550ns。故平均访问时间为（17550ns+4420ns）/10=2197ns。

35、解析

4=2

1）27/64=0.011011=0.11011×2-1

当补码和尾数都采用补码表示时：1，111：0.11011000。

阶码采用移码、尾数采用补码表示时：0.11l：0.11011000。

2）-27/64=1.011011=1.11011×2-1

当补码和尾数都采用补码表示时：1，11l；1.00101000。

阶码采用移码、尾数采用补码表示时：0.1l1：l.00101000。

36、解析：

1）根据时钟频率为100MHz，可以计算出时钟周期为10-8s，则一个总线传输周期为10-7s，也就是说，10-7s可以传送64×25bit的信息，即200B。故总线的数据传输率为200B/10-7s =2000MB/s

2）如果将时钟频率减半，可以计算出时钟周期为2×10-8s，则一个总线传输周期为2×10-7s，也就是说，2×10-7s可以传送200B的信息，故总线的数据传输率为

200B/2×10-7s =1000MB/s

六、综合题

37、解析：1）由于虚拟地址空间大小为16MB，且按字节编址，因此虚拟地址共有24位（24=16M）。由于页面大小为4KB（212=4K），因此虚页号为前12位。由于主存（物理）地址空间大小为1MB，因此物理地址共有20位（220=lM）。由于页内地址有12位，因此20-12=8，即前8位为页框号。

2）由于Cache采用直接映射方式，因此物理地址应划分成3个字段，如下：

分析：由于块大小为32B，因此字块内地址占5位。又由于Cache共8行，因此字块标记占3位。综上所述，主存字块标记占20-5-3=12位。

3）虚拟地址001C60H的虚页号为前12位，即001H=1。查表可知，其有效位为1，故在内存中。虚页号为l对应页框号为04H，故物理地址为04C60H。由于采用的是直接映射方式，因此对应Cache行号为3。尽管有效位为1，但是由于标记位04CH#105H，故不命中。

4）由于采用了4路组相连的，因此TLB被分为2组，每组4行。因此，虚地址应划分成3个字段，如下：

将024BACH转成二进制为1，可以看出组号为0。标记为，换成十六进制为（高位补一个0），即012H，从图3-51中的0组可以看出，标记为012H页面的页框号为1F，故虚拟地址024BACH所在的页面在主存中。

38、解析：

1）指令周期包括FI、ID、EX和WR这4个子过程，则指令周期流程如图a所示。

2）非流水线时空图如图b所示。假设一个时间单位为一个时钟周期，则每隔4个时钟周期才有一个输出结果。

3）流水线时空图如图c所示。由图c可见，第一条指令出结果需要4个时钟周期。当流水线满载时，以后每一个时钟周期可以出一个结果，即执行完一条指令。

4）由图c所示的10条指令进入流水线的时空图可见，在13个时钟周期结束时，CPU执行完10条指令，故实际吞吐率为10条指令/（100ns×13）=0.77×107条指令/s。

5）在流水处理器中，当任务饱满时，指令不断输入流水线，不论是几级流水线，每隔个时钟周期都输出一个结果。对于本题4级流水线而言，处理10条指令所需的时钟周期数=4+（10-1）=13，而非流水线处理10条指令需4×10=40个时钟周期，所以该流水处理器的加速比为40/13=3.08

39、解析：

（1）M为CISC。

M的指令长短不一，不符合RISC指令系统特点。

（2）fl的机器代码占96B。

因为fl的第一条指令pushebp所在的虚拟地址为00401020H，最后一条指令ret所在的虚拟地址为0040107FH，所以，l的机器代码长度为0040107FH-00401020H=60H=96B。

（3）CF=1。

cmp指令实现i与n-l的比较功能，进行的是减法运算。在执行fl（0）过程中，n=0，当i=0时，i=00000000H，并且n-1=FFFFFFFFH。因此当执行第20条指令时，在补码加/减运算中执行“0减FFFF FFFFH”的操作，即00000000H+00000000H+1=0000 0001H，此时进位输出C=0，减法运算的借位标志CF=C田1=1。

（4）f2中不能用shl 指令实现power*2。

因为shl指令用来将一个整数的所有有效数位作为一个整体左移，而f2中的变量power是float型，其机器数中不包含最高有效数位，但包含了阶码部分，将其作为一个整体左移时并不能实现“乘2”的功能。因而f2中不能用shl 指令实现power*2。浮点数运算比整型运算要复杂，耗时也较长。