PCIE调试笔记理解--TLP理解
PCIE以TLP包的形式传输。在TX端，TLP包按照应⽤层 -> 传输层 -> 数据链路层 -> 物理层 ⼀级⼀级的往下传递；RX端与TX端反向传递。PCIE的TLP包由很多很多的类型，在初学者理解调试PCIE的时候，全部理解所有类型的TLP包格式往往有点费劲，往往只需要掌握关键的⼏个就可以了，后续需要⽤到来努⼒学习。MWr，MRd，CPLD三个主要的TLP包。
MWr和MRd格式如下：
假装坚强
R：0;
TC：0;
TD(TLP Digest)：0
EP(poisoned Data)：0
Attr：属性：00，PCI才不是00；
Requester ID： Bus Number[7:0]，Device Number[4:0]，Function Number[2:0]
Tag：0
Last BE：≤1DW：0000---4'b0；＞1DW：⼀般1111---4‘b111；最后⼀个DW中有效的Byte位置。Last=0111b；数据的⾼Byte⽆效。
First BE：配置头部之后，第⼀个DW中有效的Byte位置。First = 1100b；数据的低2Byte⽆效。
MWr (CPU to FPGA PIO)
痰多如何治疗
往地址 00202000写⼊数据10100003
avalon_st接⼝是⼩端传输，TLP header = 40000001_0000000f(length = 1DW) TLP addr = 00202000;
TLP data = 10100003;
MRd (CPU to FPGA PIO)
往地址 00200000读数据
avalon_st接⼝是⼩端传输，TLP header = 00000002_000000ff(length = 2DW) TLP addr = 00200000;
MWr ( FPGA to CPU DMA write)
R：0;
TC：0;
TD(TLP Digest)：0
EP(poisoned Data)：0
梦到自己流血
Attr：属性：00，PCI才不是00；
Requester ID： Bus Number[7:0]，Device Number[4:0]，Function Number[2:0]（16'h0108）
Tag：0
Last BE：ff
First BE：ff
FPGA通过DMA write往CPU写数据 DMA其实地址 00001800
角是轴对称图形吗avalon_st接⼝是⼩端传输，TLP header = 400000020_010800ff(length = 32DW)
宋之韵
TLP addr =00001800;(DMA起始地址00001800，地址⾃动叠加)
TLP data = cccc0001_cccc0002，cccc0003_cccc0004，，，cccc001f_cccc0020;
如厕文明
波比兔MWr ( FPGA to CPU 读DMA 描述符号）
R：0;
TC：0;
TD(TLP Digest)：0
后来的我们歌词EP(poisoned Data)：0
Attr：属性：00，PCI才不是00；
Requester ID： Bus Number[7:0]，Device Number[4:0]，Function Number[2:0]（16'h0108）
Tag：01
Last BE：ff
First BE：ff
avalon_st接⼝是⼩端传输，TLP header = 00000000c_010801ff(length = 12DW)，返回的CPLD会有12DW长度
TLP addr =00000810;(DMA描述符存储地址，
CPLD
avalon_st接⼝是⼩端传输，TLP header = 4a000000c_00000030(length = 12DW)，返回的CPLD会有12DW长度 TLP addr =01080110;
重上图可以看出CPU ID号=16'h0000，内核驱动中设置；FPGA ID号=16'h0108（是否理解正确有待确认验证）
