1定义
1.1Layout PCB的叠层及阻抗线宽定义
1.24层PCB
1.3
1.46层PCB
1.5
1.68层PCB
伤感的纯音乐
1.7
.
1998年农历
2要求
2.1设计流程：
2.1.1 评审通过后的原理图
2.1.2 网表
2.1.3 PCB 架构（外形尺寸，螺丝孔，定位孔及禁布区）
2.1.4 如有增加新器件，需提供新的封装资料（PCB FOOTPRINT）
2.1.5 根据单板结构图或对应的标准板框, 创建PCB设计文件
2.1.6 布局及布线
2.1.7 工艺设计要求
2.1.8 设计评审
2.2元件的布局：
2.2.1创建网络表
2.2.1.1 网络表是原理图与PCB的接口文件，PCB设计人员应根据所用的原理图和
PCB设计工具的特性，选用正确的网络表格式，创建符合要求的网络表。
2.2.1.2 创建网络表的过程中，应根据原理图设计工具的特性，积极协助原理图设
计者排除错误。保证网络表的正确性和完整性。
2.2.1.3 确定器件的封装（PCB FOOTPRINT）．
2.2.1.4 创建PCB板 根据单板结构图或对应的标准板框, 创建PCB设计文件；注意正
确选定单板坐标原点的位置，原点的设置原则：单板右边和下边的延长线交
汇点。板框四周倒圆角，倒角半径5mm。特殊情况参考结构设计要求。 2.2.2 布局前设置
2.2.2.1 根据结构图设置板框尺寸，按结构要素布置安装孔、接插件等需要定位的
器件，并给这些器件赋予不可移动属性。 按工艺设计规范的要求进行尺寸
标注。
2.2.2.2 根据结构图和生产加工时所须的夹持边设置印制板的禁止布线区、禁止布
中等职业技术学校局区域。根据某些元件的特殊要求，设置禁止布线区。
2.2.2.3 综合考虑PCB性能和加工的效率选择加工流程。加工工艺的优选顺序为：元
件面单面贴装——元件面贴、插混装（元件面插装焊接面贴装一次波峰成
型）——双面贴装——元件面贴插混装、焊接面贴装。
2.3 布局规则
2.3.1遵照“先大后小，先难后易”的布置原则，即重要的单元电路、核心元器件应当
电脑怎么连接投影仪
优先布局．
2.3.2 布局中应参考原理框图，根据单板的主信号流向规律安排主要元器件．
2.3.3 布局应尽量满足以下要求：总的连线尽可能短，关键信号线最短；高电压、大电
流信号与小电流，低电压的弱信号完全分开；模拟信号与数字信号分开；高频信
号与低频信号分开；高频元器件的间隔要充分．
2.3.4 相同结构电路部分，尽可能采用“对称式”标准布局；
2.3.5 按照均匀分布、重心平衡、版面美观的标准优化布局；
2.3.6 器件布局栅格的设置，一般IC器件布局时，格点应为50 mil，小型表面安装器件，
如表面贴装元件布局时，格点设置应不少于10mil。
故宫用英语怎么说
2.3.7 如有特殊布局要求，应与硬件工程师双方沟通后确定。
2.3.8 BGA的布局：
BGA边缘1.25mm内禁止置件，以方便加BGA保护框。IC socket 下方或旁边需安装元件时应考虑IC socket本体宽度和高度。IC去偶电容的布局要尽量靠近
IC的电源管脚，并使之与电源和地之间形成的回路最短，建议BGA PAD到线的
唐衣距离最小4mil以上
2.3.9电解电容（发热）元件与散热器的间隔最小为3.0mm；其它元件到散热器的间隔最
小为2.0mm，实际安装散热器时检查会否卡到或触碰或破坏零件，发热元件要一般应均匀分布，以利于单板和整机的散热，除温度检测元件以外的温度敏感器件应远离发热量大的元器件。
2.3.10插件元件的布局：
贴片元件与插件元件（焊锡面）之间的距离：贴片元件高度≤0.55mm时，两者之间的距离应大于3mm；贴片元件高度0.56mm≤H≤1.35mm时，两者之间的距离应不小于5.0mm（若距离无法满足5.0mm时，需在评审时提出来跟制造工程师讨论）。
DIP电解电容与BGA边缘距离应大于5mm；DIP电解电容外框与线圈外框距离应大于1mm。背面贴片元件与插件元件（焊锡面）之间的距离:3.5MM
2.3.11元器件的排列要便于调试和维修，亦即小元件周围不能放置大元件、需调试的元、
器件周围要有足够的空间。
2.3.12零件禁布区：
拼板为I/O Connector&对边向内4mm禁止布SMD元件，单板为过轨道的两边向内
3.5mm禁止布SMD元件（评审时制造工程师需明确定义轨道边），若无法满足请
增加工艺边；其他两侧边由板边缘向内2mm禁止布SMD元件（建议右侧边缘向
内保留4mm，避免 SMT摆放时撞件），DIP元件插孔边到板边的距离应不小于
3.0mm，除接口器件由结构决定以外。v-cut边3.0mm不能有任何零件（若不能满
足3mm，请Layout时将零件与V－CUT平行，且与V－CUT保持2mm）。ATX板
上板边缘与右板边缘向内2mm为零件的禁布区,SMD及铜皮距成型outline线最小
11mil，距V-CUT线最小16 mil
2.3.14 元件极性布局
同类型插装元器件在X或Y方向上应朝一个方向放置。同一种类型的有极性分立
元件也要力争在X或Y方向上保持一致，便于生产和检验要适合批量生产。原则
洗袜子
上有极性之元件，极性方向应一致，极性标示必须用两种方式之一：<1>阴影线表
爱和陪伴示“负极” ； <2>用“+” 、“-”表示“正极” 和“负极” 。对有极性的元器
件必须在外形标有显著标志，并使该标志不会被元件遮挡。
2.3.15 SMT 定位Mark点：
在PCB的四个角的适当位置的正面和背面（背面有贴片元件时）放置Mark点，一般
采用对角线放置（采用对角不对称的原则，以防止生产单板时候板子放反），每面至
少2个Mark点（拼板可根据板的空间适当减少），管脚密集的IC，建议在其对角上
可放置2个Mark点，提高IC贴片的精度。PCIE接口MARK位置：PCI接口卡MARK
位置：TOP面左下角；其它板卡需做在显眼位置。MARK点靠近过轨道边须大于5MM，且MARK点周围3MM不能有任何焊盘及导通孔等影响识别的设计。MARK点内禁止走线。
2.3.16DIP封装的IC摆放的方向尽量与过锡炉的方向成垂直，不可平行；。
2.3.17用于阻抗匹配目的阻容器件的布局，要根据其属性合理布置。串联匹配电阻的布局
要靠近该信号的驱动端，距离一般不超过500mil。匹配电阻、电容的布局一定要分
清信号的源端与终端，对于多负载的终端匹配一定要在信号的最远端匹配。
2.3.18 表贴元件在设计的时候应该要注意将来是否方便手工焊接，例如ＳＭＤ的电容不能
将焊脚成直线排列，否则无法通过烙铁焊接
2.3.19VIA hole若无塞孔时，禁止放在零件下方，须在白色框外，与DIP hole距离大于2mm；
BGA底部禁止使用非电镀通孔,BGA底部使用VIA hole时必须做塞孔处理。SMD的pad
与VIA hole距离应大于5mil（BGA除外，如不能满足，在评审时提出来讨论）。 2.3.20所有IC、QFP和MOS零件脚的焊盘两端改为圆形，以便于焊接时锡能扩散到焊盘各个
角落，避免焊盘有裸铜部分(建议)。
2.3.21 所有零件外框须标于本体之外；MOS等大焊盘零件建议导入十字型焊盘，以防止焊
接时候热气流冲击导致零件偏移。
2.3.22 为可适于量产，连板时SMT零件突出板边时候不可与V-CUT & Router干涉。
2.3.23 PCB焊盘增加泪滴，尤其是GPU和显存，形状如右图所示:
2.4 布线设置
2.4.1层设置：在高速数字电路设计中，电源与地层应尽量靠在一起，中间不安排布线。
所有布线层都尽量靠近一平面层，优选地平面为走线隔离层。为了减少层间信号的
电磁干扰，相邻布线层的信号线走向应取垂直方向。可以根据需要设计1--2个阻抗
控制层，如果需要更多的阻抗控制层需要与PCB产家协商。阻抗控制层要按要求标
注清楚。将单板上有阻抗控制要求的网络布线分布在阻抗控制层上。
2.4.2 设置线宽和线间距：阻抗，叠层，可靠性
2.4.3 孔的设置：走线过孔，盲埋孔的设置
2.4.4 电源和地层的定义和分割
2.4.5 布线前仿真（评估中）
2.5 布线
2.5.1 布线优先次序，关键信号线优先：电源、摸拟小信号、高速信号、时钟信号和同步
信号等关键信号优先布线密度优先原则：从单板上连接关系最复杂的器件着手布线。
从单板上连线最密集的区域开始布线。
2.5.2 时钟信号、高频信号、敏感信号等关键信号走线：
2.5.2.1 提供完整平面（最好是Reference Gnd），并保证其最小的回路面积，采取优先
布线、屏蔽和加大安全间距等方法保证信号质量，线尽量走的最短，最直
2.5.2.2 换层时需在过孔旁边（100mil范围内）加Gnd via.
2.5.2.3 一条信号线最多两颗via，via需靠近PIN脚（不要在信号线中间打孔）
2.5.2.4 不要将信号线走在voids 或 splits上，不可跨moat
2.5.2.5 平行对走在一起，如有长度匹配的信号则要尽量等长
2.5.2.6 走线与电源层边隔20mil较好，不要靠近PCB和定位孔的边缘（隔0.5mm较好）
2.5.2.7 信号线间距至少3-4space，信号线需要地线保护，且1inch打一颗地孔
2.5.2.8 有可能的话，走线尽量用内层（多层板时）
2.5.2.9 高频信号与敏感信号（XTAL,OSC等）尽量远离
2.5.3 电源处理
2.5.
3.1 电源线的过孔至多并列开2—4个，以保证电源层和地层不被过孔隔断
2.5.
3.2 一块电源铜皮（1inch范围内）至少需要三颗via，power换层需2颗via
2.5.
3.3 所有IC Gnd pin脚给单独的gnd via,via尽量靠近IC pin脚，且尽量将所有的Gnd
孔连接
2.5.
3.4 大的电流SMD pad需给3颗via连接到power层，且power via不使用花孔
2.5.
3.4 BGA内部采用十字打孔，保留电源通道
2.5.
3.5 Stitching 电容控制电源的EMI，需放置在电源通道上，可以放置在top层和
bottom层
2.5.
3.6 Gnd层尽量不要走线
2.5.
3.7 GP U电源必须clean，否则noisy会发射影响GPU的输出信号（滤波电容靠近pin脚
放置，走线粗且短）
2.5.
3.8 VIA尽量靠在电容的PAD边。且正负两极孔数相同。电源的孔ATI用VIA0_9,NV
用VIA28C14P.下桥MOS GND最少12个VIA，在重要线号打孔的地方加GND孔保
护
