想做个DDR设计不？想还是不想？
你要知道FPGA这种东西，片内存储资源终究有限，实在谈不上海量存储。
万一哪天你想要海量存储数据了咋办？
你是不是得用DRAM条子啊？
2012伦敦奥运会主题曲
edt什么？你还想用SRAM？今年已经2013年了童鞋~
关于DRAM，或许是SDRAM，或许是DDR1（再次提醒你，2013年了已经），
或许是DDR2或者DDR3。
这些条子都有一套控制协议，这套协议对不同的条子大同小异，但是里面
又有各种细节的区别，这些你都搞懂了吗？
没搞懂？
其实，你不需要搞懂。
现在的EDA设计不需要你从基础知识开始研究。
这个时代，你要生存要发展，最佳的办法是站在巨人的肩膀上，而不是亲自长成
个巨人。
DDR设计太常用了，只要你在搞FPGA，自然有人给你搞定一套IP，免费的给你用。你不会还想自己从底层写起吧？
多花些时间在没有免费IP用的协议合算法上吧。
现在进入正题：我刚刚讲的免费IP，在哪里？怎么用的？
（小白问题，IP是什么，IP地址吗？）
这里的IP就是Intelligence Property
说白了就是xilinx里的core gen
（对应于altera里面的mega wizard）
这个文档就举一个例子来讲，选哪家呢?
本人是xilinx和altera都来一个？
条子选啥？SDR?DDR1? 各种条子全都写一套？
（你以为写这个文档容易吗，是不是要连chipscope怎么用也一起出个文档啊？
supreme怎么读
全部都写一套可以，先往我账户上打五千块钱，然后我再考虑考虑。
bates
记住这个世界上没有白吃的午餐，你要看白痴都能看会的DDR教程，
tita你就得听我在这里唠叨）
本教程选择一个例子来讲，那就是xilinx平台下用DDR3（常见的笔记本内存条）
接下来是你玩转这个教程所必须要准备的工具：
xilinx ISE 14.1或者更高版本
（不好意思，比14.1还低的版本我没试过。vivado当然也可以，不过我是用的ISE）modelsim SE 6.6a或者更高版本
（更低版本我负责的告诉你不可以，因为无法正常生成编译库，
所以，6.5版本或者更低的你干脆就别装了）
有鉴于这个文档的面相对象设定为连chiscope都不太会用的人，
就是那种刚毕业不到一两年甚至还在校的，我必须郑重的告诉你一下这两个工具上哪里去下载：
网上下载，百度股沟搜索会不会？
什么？你告诉我搜不到？
我给你跪了，菜鸟兄
XILINX ISE 14.4这里下载
破解文件：
ishare./f/62469961.html
modelsim 6.6这里下载（要注册和花积分的）：
破解文件：
ishare./f/34760037.html
（注意，时间长了以后这几个链接是可能失效的，比如你可能在2015年看到这个2013年11月写的文档，到时候可能只能自己找下载了）
PPT翻了一页了，工具都装完了吗亲？
已经装完了啊？
很好哦，那我们就开始吧！
你知道用ISE做DDR设计的第一步是啥吗？
当然是打开工具了——我估计这你肯定知道
打开工具之后做啥？
当然是生成一个IP，对xilinx来说也就是core gen了
我估计你即便是新手上路，这个也是知道的——因为我前面刚刚讲过了嘛那么core gen生成完了之后呢？
dimensionality
是不是要仿真啊？
仿真需要什么？
当然是modelsim了——我还是刚刚讲过，哈哈
dymaxion
那你知道用modelsim仿真DDR的core gen，是需要xilinx仿真库的吗？
什么？你不知道啥叫仿真库？
乖乖隆地洞，我还是给你讲讲啥叫仿真库吧先
关于FPGA的仿真库
本人不是学校里的学究，本人是工程师
所以用工程师的语言告诉你啥叫仿真库
FPGA本身是一种特定的芯片，这个芯片里有很多特定的基本电路单元。对一个DDR IP来说，是需要用到这些FPGA专用的电路单元来实
现的。
你要知道，ISE是xilinx公司的软件，modelsim是mentor公司的软件，
雅思报名条件不是一家公司哦。
所以，这些FPGA独有的电路单元，modelsim原本不知道啊。
你要用modelsim仿真xilinx的IP，就会涉及到IP调用的这些基本电路单元。
graphis
你就得告诉modelsim，xilinx的IP用到的特定基本电路单元，都有哪些。这个过程，就是在modelsim环境下建立FPGA（这个例子里是xilinx）
的基本电路单元参考书。英文书写格式
这样modelsim在做DDR IP的仿真的时候，一旦遇上这些IP里用到的FPGA专用的基本电路单元，就可以到查这个参考书。
xilinx用了哪些基本电路单元，对modelsim就像一门外语。
必须要你去告诉modelsim这门外语是怎么解读的，具体就是给它一本
外语词典，这个词典就是仿真库。
