收稿日期:2000210208
基金项目：国家自然科学基金资助项目(69671003)
作者简介：花永鲜(19752)，女，西安电子科技大学硕士研究生.
MOS 器件静电潜在损伤的1/f 噪声监测方法
花永鲜，庄奕琪，杜 磊
(西安电子科技大学微电子所，陕西西安 710071)
摘要：通过对M OS 器件的静电应力试验以及监测试验过程中电参数和1/f 噪声的变化，发现1/f 噪声对
于由静电应力引起的潜在损伤要比电参数的变化敏感得多.在同样的静电应力条件下,1/f 噪声的相对
变化量比跨导的相对退化量大6倍以上.分析表明，起源于边界陷阱的1/f 噪声对于静电诱发的氧化层电
荷和界面陷阱两类缺陷同时敏感，而电参数的变化主要取决于其中一类缺陷.因此,1/f 噪声的测试可以
作为一种经济、有效、完全非破坏性的工具，检测静电引起的M OS 器件潜在损伤.
关键词：静电;1/f 噪声;M OS 器件
中图分类号:T N38611 文献标识码:A 文章编号:100122400(2001)0520621204
Application of 1/f noi in monitoring electrostatic
latent damage in MOS devices
HUA Yong 2xian ,ZHUANG Yi 2qi ,DU Lei
(Rearch Inst.of M icroelectronics ,X idian Univ.,X i ′an 710071,China )
Abstract : H ow to detect the latent damage caud by ES D is a reliability problem to be s olved urgently for M OS
device in V LSI.In this paper ,the ES D stressing tests for n 2channel M OSFETs are per formed ,and their main
electrical parameters and noi spectrum are m onitored druing the test.I t is found that the change in the 1/f noi is
much m ore nsitive to the ES D latent damage than that in the electrical parameters.At the identical ES D stress ,the
percentage change in 1/f noi is a factor of 6times or m ore than the percentage change in maximum
transconductance.I t is shown in mechanism analysis that 1/f noi originating from border traps is nsitive to both of
the oxide charges and inter face traps induced by ES D ,while the changes of electrical parameters usually lie on one of
the defects.S o ,1/f noi measurements can offer an economical ,effective and indestructive tool to detect the latent
damage induced by ES D for M OS device.
K ey Words : electrostatic discharge ;1/f noi ;M OS device
随着超大规模集成电路集成度和电路复杂程度的提高,MOS 器件的特征尺寸已进入亚微米甚至深亚微
米阶段，它抵抗静电应力损伤(简称ES D )的临界电压与器件极限电压(如p 2n 结击穿电压、氧化层介质击穿电压)之间的差距越来越小，因此对器件抗静电能力的要求越来越高.与此同时，在微电子器件制造和使用环境中高分子材料的使用越来越广泛，使得器件受到ES D 的机会越来越多，这就导致静电损伤成为超大规模集成电路的一种重要的失效模式.
ES D 导致的失效通常可分为致命性失效和潜在失效.过大的ES D 应力往往直接导致芯片内部的金属互连熔断、p 2n 结击穿或栅氧击穿，由此引入的致命性失效使得电路功能丧失，用常规电参数测量即可检测出来.潜在失效往往是在较低或瞬时ES D 应力下发生的，此时氧化层并未发生致命性击穿，只是局部退化，但已引入潜在损伤.在这种情况下，虽然器件仍可正常工作，电特性没有明显的变化，但其使用寿命及抵抗外界应力的能力却大大降低.与致命性失效相比，潜在失效具有更大的危险性.由于缺乏有效的检测手段，带有潜在损伤的器件往往被当作良品安装入整机，一旦在使用现场发生提前失效，常常造成巨大的损伤.笔者通过
2001年10月
第28卷 第5期 西安电子科技大学学报(自然科学版)
J OU RNAL OF XID IAN UNIV ERS I TY Oct.2001
V ol.28 N o.5
对MOS 器件进行ES D 应力试验和噪声测试分析，发现与常规电参数相比较,1/f 噪声对于ES D 引入的潜在损伤要敏感得多，可以作为一种经济、灵敏、简便的检测手段，对具有潜在损伤的器件进行诊断和检测.1 实 验dandelion
111 实验条件
软件学校 实验样品采用C MOS 工艺制作的n 沟道MOSFET ，栅氧化层厚度为(20±115)nm ，掩膜栅宽度与长度之图1 噪声频谱测试系统框图
比为50.0μm/1.0μm ,50.0μm/1.2μm 各20只.采
用人体静电模拟器在MOSFET 栅2源间施加ES D 应
力，脉冲电流充放电时间为(150±20)ns ，脉冲应力幅度6V ，应力次数为1至10次.相临两次放电时
间间隔不短于5s ，以消除累积的热效应的影响.施
加ES D 应力期间,MOSFET 的源、漏和衬底同时接
地.在做ES D 应力试验以及施加每次应力后，用
HP4156B 半导体参数分析仪分别监测器件的主要电参数，即阈值电压V th 和最大跨导G m max 的变化.G m max 是指在固定漏压下从测得的跨导2栅压曲线中提取的跨导极大值.V th 和G m max 的测试条件是：漏压V ds =0.1V ，栅压V gs =0～3V .同时，用基于HP3582A 频谱分析仪的低频噪声测试系统来测量器件的等效输入噪声电压频谱，测试条件是：漏压V ds =0.1V ，有效栅压V gs -V th =0.6V ，测试频率范围为0.5H z ～25.5kH z ，测试系统的构成如图1所示.对测试得到的噪声频谱进行最小二乘法拟合，提取出白噪声和1/f 噪声分量.
112 实验结果
两种被试MOS 器件的应力试验条件、在应力试验期间的电参数变化以及1/f 噪声幅度变化的监测数据如表1所列.可见，在经受ES D 应力后,MOS 器件的各个参数均有不同程度的变化：阈值电压V th 发生漂移，在经受首次ES D 应力后明显减小，以后随应力次数递增而缓慢增加，如图2所示；最大跨导G m max 随ES D 次数增加始终在下降，如图3所示;1/f 噪声则始终在上升，如图4所示.将3种参数的变化速率进行比较就会发现,1/f 噪声幅度的变化要比阈值电压和跨导的变化快得多.
表1 n 沟道MOS 器件在ESD 应力试验期间的参数变化情况
器件沟道
宽长比W/L
应力条件(ES D 电压/次数)阈值电压V th /mV 最大跨导G m max /μS 1/f 噪声幅度/(V 2・H z -1)5010/110初始403101145815002132104×10-9
6V/1次312143242315008178959×10-9
313189142410001129144×10-9
6V/2次326189338115001107770×10-8have been
333197937317001193306×10-8
6V/3次3621670
英语单词学习37010005130179×10-816191580
9131958电参数严重漂移，器件失效50.0/1.2初始4251024
40810003163322×10-106V/1次1461423
33515005116918×10-91671744
33710005155197×10-96V/2次2011105
23116001135370×10-82011856
24213501156603×10-86V/3次2683114014621000电参数严重漂移，器件失效
为了比较ES D 应力引起的跨导和1/f 噪声的变化，将两种参数的变化量画在一个坐标系内，如图5所示，发现1/f 噪声功率谱密度S vg 和最大跨导G m max 的倒数之间有近似于幂指数的关系，如下所示:
226 西安电子科技大学学报(自然科学版) 第28卷
图2 M OSFET 阈值电压在ES D 试验期间的变化 图3 M OSFET 最大跨导在ES D 试验期间的变化 图4 M OSFET 1/f 噪声幅度在ES D 试验期间的变化图5 ES D 应力下1/f 噪声谱密度变化和跨导变化之间的双对数关系(实线为拟合)S vg =A 1G m max B ,(1)
式中常数A 和B 可以通过曲线拟合得到，其值分别为1.31×
10-27和6155.对式(1)微分后可得到1/f 噪声密谱度和跨导的
相对变化量之间的关系为
δ(S vg )
S vg =-B δ(G m max )G m max .(2)
式(2)表明，在ES D 应力下,1/f 噪声的相对变化率是跨导的相
对变化率的B 倍.在笔者所做的试验结果中,B =6155.这就
是说,1/f 噪声对于ES D 应力或相关潜在损伤的敏感程度是跨导对于ES D 敏感程度的6倍以上.根据这一结果,1/f 噪声测试可以作为一种较电参数测量更为灵敏的工具，用于诊断和
表征ES D 引入的潜在损伤.
mimic2 讨 论
211 ESD 损伤及电参数漂移机理
对于静电诱生MOS 器件损伤，一个被广泛接受的模型是“氧化层空穴俘获”击穿模型[1,2]，该模型能很好地解释ES D 损伤及击穿的机理以及ES D 引起阈值电压负漂移的原因.在对n 沟道MOSFET 施加正栅压的条件下，电子通过F owler 2N ordheim 隧穿效应从衬底注入.如果电场足够强，某些电子可以获得足够高的能量，打在Si 2O 键上，发生碰撞电离，产生新的电子2空穴对.所产生的空穴在电场的作用下漂向氧化层阴极，在Si 2SiO 2界面附近被陷阱俘获；所产生的电子因迁移率大，大多数被电场扫出SiO 2层，只有极少量的电子被陷阱所俘获.在Si 2SiO 2过渡层俘获空穴导致了氧化层空间出现正电荷.氧化层正空间电荷形成的电场将沟道中的电子吸引至Si 2SiO 2界面，而将空穴排斥到半导体内部，使得半导体表面更容易形成反型层，因而引起n 沟道MOSFET 阈值电压的负漂移.如果继续加大电场应力，空穴继续被俘获，在陷阱密度较大的氧化层局部区域，因俘获的电荷多，导致局部电场和电流密度增大，这又加速空穴的俘获，从而产生一种正反馈的循环.同时，电流密度增大，将导致局部温度升高，高的温度将降低碰撞电离从而使局部电流降低.实际观察到的器件ES D 疲劳或损伤平衡于由电荷俘获引起的正反馈和局部温度升高导致的负反馈之间[3,4].
如果在实验中所观察到的阈值电压的初始下降可以归因于氧化层空穴的俘获[2,5]，那么随后发生的阈值电压缓慢上升，应该归因于Si 2SiO 2界面陷阱的产生.界面陷阱对阈值电压的影响起着相反的作用，它会俘获沟道中的电子，使得表面达到强反型需要一个更高的栅压，这将使阈值电压增加.从实验来看，在施加第一次ES D 应力时，氧化层空穴俘获起着主要作用，而其后追加ES D 应力时，界面陷阱开始起作用.这是因为应力诱生界面陷阱的激活需要更长的ES D 应力周期.
跨导的降低首先归因于界面电荷或者界面陷阱数量的上升.这种上升加强了界面散射，使得沟道载流子迁移率下降，从而使跨导减小.显然,ES D 诱生界面陷阱的效应没有ES D 诱生氧化层空穴俘获效应那么强326第5期 花永鲜等:M OS 器件静电潜在损伤的1/f 噪声监测方法
烈，因此实验所观察到的跨导变化不及阈值电压的变化敏感.栅氧化层受到更严重的损伤后，作为栅极的多晶硅融入氧化层，在栅与导电沟道之间形成多晶硅丝，将两者连接起来，栅极漏电流的增加会导致同等条件下漏源电流的减少，从而使跨导减少.
212 ESD引起的1/f噪声幅度变化机理
现在普遍认为MOS器件的主要1/f噪声源是位于Si2SiO2界面附近1～3nm范围内的载流子陷阱(常称之为边界陷阱)[1].边界陷阱对沟道载流子的随机俘获与发射引起了沟道载流子数的涨落，而陷阱荷电状态的改变又会造成沟道载流子迁移率的涨落.这两种因素都会导致沟道电流的涨落，从而促使1/f噪声形成.同时考虑边界陷阱引起的沟道载流子数的涨落和迁移率的涨落，可得到1/f噪声电压功率谱密度的表示式:
S vg(f)=
q2k T
θf w l C2
ox
(1+αμeff N)2N t(E fn) ,(3)
befullof式中k为玻耳兹曼常数;T为温度;q为电子电荷量;θ为氧化层中电子波函数的衰减因子;f为测试频率;w 为栅宽;l为栅长;C ox为单位面积氧化层电容;α为库仑分布系数;μeff为载流子有效迁移率;N t为氧化层陷阱密度;E fn为电子准费米能级.由式(3)可以看出,1/f噪声的功率谱密度近似与陷阱密度N t(E fn)成正比.这一结论得到了大量实验的支持.
fall guy
根据上述分析,ES D潜在损伤主要来自两个方面：一是空穴俘获导致的氧化层正空间电荷的建立，所涉及的缺陷位于距Si表面1～5nm范围内的氧化层中，这将引起阈值电压的负漂移；二是碰撞电离导致的Si2 SiO2界面陷阱的增加，所涉及的缺陷位于Si表面，这将引起跨导的退化.而产生1/f噪声的边界陷阱正好跨越了上述两种缺陷,1/f噪声实际上是上述两种缺陷效应的综合体现，而且就物理本质而言，与跨导或阈值电压的变化相比较,1/f噪声随ES D潜在缺陷的变化更直接，因而也更敏感.这正是实验结果所观察到的.
3 结 论
静电应力诱生的潜在损伤会导致MOS器件阈值电压的漂移和跨导的退化，同时造成器件1/f噪声的显著增加，其中1/f噪声的变化要比阈值电压或跨导的变化敏感得多.例如，实验发现，在同等条件下，静电应力引起的1/f噪声幅度的相对变化量要比跨导的相对退化量大6倍以上.分析表明，起源于边界陷阱的1/f噪声对于静电诱发的氧化层电荷和界面陷阱两类缺陷同时敏感，而电参数的变化主要取决于其中一类缺陷.
上述结果表明,1/f噪声的测试可以作为一种经济、有效、完全非破坏性的监测工具，用于判断MOS器件在制造和使用环境中，是否因经受了静电应力而诱发了潜在损伤，从而保证器件的可靠性.事实上，已经发现了MOS器件在辐射应力、负温偏应力[6]、热载流子应力[7]方面具有类似的规律，上述结果只是这些研究工作的进一步拓展和深入.
参考文献:
英语四级查询成绩[1]庄奕琪，孙 青1半导体器件中的噪声及其低噪声化技术[M]1北京：国防工业出版社,1993.
[2]Unger B A.E lectrostatic Discharge Failures of Semiconductor Devices[A].IEEE/Proc IRPS[C].New Y ork:IEEE,1981.1932199.
[3]Aur S,Chatterjee A,P olgreen T.H ot2E lectron Reliability and ES D Latent Damage[J].IEEE T rans on E D,1988,35(12):21892
2193.
bag
[4]Dumin D J.A M odel Relating Wearout to Breakdown in Thin Oxides[J].IEEE T rans on E D,1994,41(9):157021579.
[5]Fleew ood D M.E ffects of Oxide T raps,Inter face T raps,and“Border T raps”on Metal2Oxide2Semiconductor Devices[J].J Appl Phys,
1993,73(10):505825073.
[6]庄奕琪，孙 青，侯 洵1用1/f噪声表征M OSFET的负温偏不稳定性[J]1电子学报,1996,24(5):41245.
[7]S im oen E,Claeys C.Reliability Aspects of the Low2Frequency N oi Behaviour of Submicron C M OS T echnologies[J].Scmicond Sci
T echnol,1999,14(1):61271.
(编辑：郭 华) 426 西安电子科技大学学报(自然科学版) 第28卷
>t mobile
