MSP430G2553学习笔记（数据⼿册）
3704MSP430G2553学习笔记（数据⼿册）
MSP430G2553性能参数(DIP-20) ⼯作电压范围：1.8~3.6V。
5种低功耗模式。
16位的RISC结构，62.5ns指令周期。
超低功耗：
运⾏模式-230µA；
待机模式-0.5µA；
关闭模式-0.1µA；
可以在不到1µs的时间⾥超快速地从待机模式唤醒。
基本时钟模块配置：
具有四种校准频率并⾼达16MHz的内部频率；
内部超低功耗LF振荡器；
32.768KHz晶体；
外部数字时钟源。
两个16 位Timer_A，分别具有三个捕获/⽐较寄存器。
⽤于模拟信号⽐较功能或者斜率模数(A/D)转换的⽚载⽐较器。
带内部基准、采样与保持以及⾃动扫描功能的10位200-ksps 模数(A/D)转换器。
16KB闪存，512B的RAM。
16个I/O⼝。
注意：MSP430G2553⽆P3⼝！
MSP430G2553的时钟农民的拼音
基本时钟系统的寄存器
DCOCTL-DCO控制寄存器
DCOx
DCO频率选择控制1
MODx
DCO频率校正选择，通常令MODx=0
注意：在MSP430G2553上电复位后，默认RSEL=7，DCO=3，通过数据⼿册查得DCO频率⼤概在0.8~1.5MHz之间。BCSCTL1-基本时钟控制寄存器1
XT2OFF
不⽤管，因为MSP430G2553内部没有XT2提供的HF时钟XTS
不⽤管，默认复位后的0值即可财务独立
DIV Ax
设置ACLK的分频数
00 /1
01 /2
10 /4
11 /8
RSELx
DCO频率选择控制2
BCSCTL2-基本时钟控制寄存器2
SELMx
MCLK的选择控制位
00 DCOCLK
01 DCOCLK
10 LFXT1CLK或者VLOCLK
11 LFXT1CLK或者VLOCLK DIVMx
设置MCLK的分频数
00 /1
01 /2
10 /4
11 /8
SELS
SMCLK的选择控制位
0 DCOCLK
1 LFXT1CLK或者VLOCLK DIVSx
设置SMCLK的分频数
00 /1
01 /2
10 /4
11 /8
DCOR
lfaDCO直流发⽣电阻选择，此位⼀般设0
0 内部电阻
frankenstein1 外部电阻
BCSCTL3-基本时钟控制寄存器3
不⽤管
LFXT1Sx
00 LFXT1选为32.768KHz晶振
01 保留
10 VLOCLK
11 外部数字时钟源
XCAPx
LFXT1晶振谐振电容选择
00 1pF
01 6pF
10 10pF
11 12.5pF
msp430g2553.h中基本时钟系统的内容
/************************************************************
* Basic Clock Module
************************************************************/
#define __MSP430_HAS_BC2__ /* Definition to show that Module is available */ SFR_8BIT(DCOCTL); /* DCO Clock Frequency Control */
SFR_8BIT(BCSCTL1); /* Basic Clock System Control 1 */
SFR_8BIT(BCSCTL2); /* Basic Clock System Control 2 */使用英文
SFR_8BIT(BCSCTL3); /* Basic Clock System Control 3 */
#define MOD0 (0x01) /* Modulation Bit 0 */
#define MOD1 (0x02) /* Modulation Bit 1 */
#define MOD2 (0x04) /* Modulation Bit 2 */
#define MOD3 (0x08) /* Modulation Bit 3 */
#define MOD4 (0x10) /* Modulation Bit 4 */
#define DCO0 (0x20) /* DCO Select Bit 0 */
#define DCO1 (0x40) /* DCO Select Bit 1 */
#define DCO2 (0x80) /* DCO Select Bit 2 */
#define RSEL0 (0x01) /* Range Select Bit 0 */
#define RSEL1 (0x02) /* Range Select Bit 1 */
#define RSEL3 (0x08) /* Range Select Bit 3 */
#define DIVA0 (0x10) /* ACLK Divider 0 */
句号英语#define DIVA1 (0x20) /* ACLK Divider 1 */七年级下册英语单词跟读软件
#define XTS (0x40) /* LFXTCLK 0:Low Freq. / 1: High Freq. */ #define XT2OFF (0x80) /* Enable XT2CLK */ #define DIVA_0 (0x00) /* ACLK Divider 0: /1 */
#define DIVA_1 (0x10) /* ACLK Divider 1: /2 */
#define DIVA_2 (0x20) /* ACLK Divider 2: /4 */
#define DIVA_3 (0x30) /* ACLK Divider 3: /8 */
#define DIVS0 (0x02) /* SMCLK Divider 0 */
#define DIVS1 (0x04) /* SMCLK Divider 1 */
#define SELS (0x08) /* SMCLK Source Select 0:DCOCLK /
1:XT2CLK/LFXTCLK */
#define DIVM0 (0x10) /* MCLK Divider 0 */
#define DIVM1 (0x20) /* MCLK Divider 1 */
#define SELM0 (0x40) /* MCLK Source Select 0 */
#define SELM1 (0x80) /* MCLK Source Select 1 */
#define DIVS_0 (0x00) /* SMCLK Divider 0: /1 */
#define DIVS_1 (0x02) /* SMCLK Divider 1: /2 */
#define DIVS_2 (0x04) /* SMCLK Divider 2: /4 */
#define DIVS_3 (0x06) /* SMCLK Divider 3: /8 */
#define DIVM_0 (0x00) /* MCLK Divider 0: /1 */
#define DIVM_1 (0x10) /* MCLK Divider 1: /2 */
#define DIVM_2 (0x20) /* MCLK Divider 2: /4 */
#define DIVM_3 (0x30) /* MCLK Divider 3: /8 */
#define SELM_0 (0x00) /* MCLK Source Select 0: DCOCLK */
#define SELM_1 (0x40) /* MCLK Source Select 1: DCOCLK */
#define SELM_2 (0x80) /* MCLK Source Select 2: XT2CLK/LFXTCLK */
#define SELM_3 (0xC0) /* MCLK Source Select 3: LFXTCLK */
#define LFXT1OF (0x01) /* Low/high Frequency Oscillator Fault Flag */
#define XT2OF (0x02) /* High frequency oscillator 2 fault flag */
一般过去时ppt
#define XCAP0 (0x04) /* XIN/XOUT Cap 0 */
#define XCAP1 (0x08) /* XIN/XOUT Cap 1 */
#define LFXT1S0 (0x10) /* Mode 0 for LFXT1 (XTS = 0) */
#define LFXT1S1 (0x20) /* Mode 1 for LFXT1 (XTS = 0) */
#define XT2S0 (0x40) /* Mode 0 for XT2 */
#define XCAP_0 (0x00) /* XIN/XOUT Cap : 0 pF */
#define XCAP_1 (0x04) /* XIN/XOUT Cap : 6 pF */
#define XCAP_2 (0x08) /* XIN/XOUT Cap : 10 pF */
#define XCAP_3 (0x0C) /* XIN/XOUT Cap : 12.5 pF */
#define LFXT1S_0 (0x00) /* Mode 0 for LFXT1 : Normal operation */ #define LFXT1S_1 (0x10) /* Mode 1 for LFXT1 : Rerved */
#define LFXT1S_2 (0x20) /* Mode 2 for LFXT1 : VLO */
#define LFXT1S_3 (0x30) /* Mode 3 for LFXT1 : Digital input signal */
#define XT2S_0 (0x00) /* Mode 0 for XT2 : 0.4 - 1 MHz */
#define XT2S_1 (0x40) /* Mode 1 for XT2 : 1 - 4 MHz */
#define XT2S_2 (0x80) /* Mode 2 for XT2 : 2 - 16 MHz */
#define XT2S_3 (0xC0) /* Mode 3 for XT2 : Digital input signal */
基本时钟系统例程(DCO)
MSP430G2553在上电之后默认CPU执⾏程序的时钟MCLK来⾃于DCO时钟。TI提供的Launch Pad 上，P1.0和P1.6分别接了红⾊和绿⾊的LED灯，下⾯写⼀个程序让它们交替闪烁；之后我们来改变DCO 的频率，进⽽使软延时时间变化，可以看到LED闪烁间隔有变化。
#include"msp430g2553.h"
void main(void)
{
WDTCTL = WDTPW + WDTHOLD;
P1DIR |= BIT0 + BIT6;
while(1)
{
P1OUT ^= BIT0 + BIT6;
__delay_cycles(100000);
}
}
这段程序采⽤430上电后默认的DCO频率，假设是1MHz的话，则延时100000个DCO提供的MCLK ⼤概是0.1s左右。
electric shock
下⾯⼀段程序，将DCOx设置为1，RSELx设置为1，通过数据⼿册查得DCO频率⼤概在0.06~0.14MHz 之间，所以明显MCLK 要慢得多了，因此LED闪烁时间延长。
#include"msp430g2553.h"
void main(void)
{
WDTCTL = WDTPW + WDTHOLD;
DCOCTL |= DCO0;
