堆叠封装 (PoP)工艺及面临的挑战
李忆环球仪器UNOVIS Solutions工艺研究工程师
凌公莽博士环球仪器UNOVIS Solutions工艺工程经理
牛天放博士环球仪器UNOVIS Solutions先进半导体部高级工程师
analyzer引言
随着移动消费型电子产品对于小型化，功能集成以及大存储空间的要求的进一步提升，元器件的小型化高密度封装形式也越来越多, 如多模块封装(MCM)、系统封装(SiP)、倒装芯片等应用得越来越多，而元件堆叠封装(PoP, Package on Package) 技术的出现更加模糊了一级封装与二级封装之间的界线。在大大提高逻辑运算功能和存储空间的同时，也为终端用户提供了自由选择器件组合的可能, 生产成本也得以更有效的控制。这对于3G手机无疑是一值得考虑的优选方案。
勿庸置疑, 随着小型化高密度封装的出现, 对高速与高精度装配的要求变得更加关键. 相关的组装设备和工艺也更具先进性与高灵活性，元器件堆叠封装技术(PoP)必须经受这一新的挑战。
假期里的一件事关键词高密度封装元器件堆叠封装(PoP)
元器件堆叠封装技术市场情况及其推动力
当前半导体封装发展的趋势是越来越多的向高频、多芯片模块 (MCM)、系统集成 (SiP) 封装与堆叠封装(PiP, PoP)发展，使传统的装配等级越来越模糊, 而出现了半导体装配与传统电路板装配间的集成, 如倒装芯片(Flip Chip) 直接在终端产品进行装配。半导体装配设备中的特征功能开始出现在多功能精细间距的贴片机上，同时具有较高的精度又有助焊剂应用的功能，可以说，元件堆叠技术是在业已成熟的倒装芯片装配技术上发展起来的。
自2003年前元件堆叠技术大部分还只是应用在闪存及一些移动记忆卡中, 2004年开始出现了移动电话的逻辑运算单元和存储单元之间的堆叠封装. 在此平均财经年度内整个堆叠技术市场的增长率达60%. 预测到2009年增长率达21%, 其中移动电话对于堆叠封装技术的应用将占整个技术市场的17%, 3G手机和MPEG4也将大量采用此技术。
元器件堆叠封装技术市场情况简图(资料来自Prismark)
暮光之城3剧情介绍移动通信产品的关键是要解决“带宽”的问题. 通俗的讲就是高速处理信号的能力. 这就需要新型的数字信号处理器. 其解决方案之一就是在逻辑控制器上放置一枚存储器(通常为动态存储器)来实现了小型化, 同时功能也得以强化. 而成熟的倒装芯片技术促成了这一技术得以大量应用的可能. 基本上我们可以利用现有的SMT 设备和下游资源以及现成的物流供应链导入此技术, 进行大批量生产。
堆叠封装元器件的结构
元器件内芯片的堆叠大部分是采用金线键合的方式 (Wire Bonding)，堆叠层数可以从2层到8层，STMICRO 声称迄今厚度到40微米的芯片可以从两个堆叠到八个 (SRAM, flash, DRAM), 40微米打薄了的芯片堆叠8个总厚度为1.6mm ，堆叠两个厚度为0.8mm.
封装内芯片通过金线键合堆叠到基板上, 同样的堆叠通过金线再将两个堆叠之间的基板键合, 然后整个封装成一个元件便是器件内置器件(PiP, Package in Package).
PiP 封装的外形高度较低, 可以采用标准的SMT 电路板装配工艺，单个器件的装配成本较低. 但由于在封装之前单个芯片不可以单独测试, 所以总成本会较高(封装良率问题)，且事先需要确定存储器结构, 器件由设计服务公司先期决定，终端使用者没有选择的自由。
元件堆叠封装 (PoP, Package on Package)是在底部元器件上面再放置元器件——逻辑+存储，通常为2到4层, 存储型PoP 可达8层。外形高度会稍微高些，但是装配前各个器件可以单独测试，保障了更高的良品率，总的封装成本可降至最低，器件的组合可以由终端使用者自由选择，对于3G 移动电话及数码像机等产品，这是优选的装配方案。
ballastSource: ITRS 2005 Roadmap
各种堆叠封装工艺成本比较
Amkor PoP 典型结构
z
底部PSvfBGA(Package Stackable very thin fine pitch BGA) z
顶部Stacked CSP(FBGA,fine pitch BGA)
底部PSvfBGA 结构
z挫折也美丽
在线翻译 google
外形尺寸10-15mm z
中间焊盘间距0.65mm，底部 z
焊球间距0.5mm(0.4mm) z
基板FR-5 z
焊球材料 63Sn37Pb/Pb-free
电路板装配层次的
PoP
顶部SCSP结构
z外形尺寸4-21mm
z底部球间距0.4-0.8mm
z基板Polyimide
z焊球材料 63Sn37Pb/Pb-free
z球径0.25-0.46mm
PoP的重点是需要控制元器件之间的空间关系，如果它们之间没有适当的间隙的话，那么会有应力存在, 对可靠性和装配良率带来致命的影响. 概括起来其空间关系有以下这些需要我们关注：
z底部器件的模塑高度(0.27-0.35mm)
z顶部器件回流前焊球的高度与间距e1
z回流前，顶部器件底面和底部元件顶面的间隙f1
yitang
z顶部器件回流后焊球的高度与间距e2
z回流后，顶部器件底面和底部元件顶面的间隙f2
而影响其空间关系的因素除了基板和元器件设计方面，还有
基板制造工艺, 元件封装工艺以及SMT贴装工艺，以下都是
需要加以关注的方面:
z焊盘的设计
z阻焊膜窗口
ludwig wittgensteinz焊球尺寸
z焊球高度差异
z蘸取的助焊剂或锡膏的量
z贴装的精度
z回流环境和温度
z元器件和基板的翘曲变形the end of the world
z底部器件模塑厚度
圣诞节歌曲下载PoP 的SMT 工艺流程
典型的SMT 工艺流程:
1. 非PoP 面元件组装 (印刷，贴片，回流和检查)
2. PoP 面锡膏印刷
3. 底部元件和其它器件贴装
4. 顶部元件蘸取助焊剂或锡膏
5. 顶部元件贴装
6. 回流焊接及检测
顶层CSP 元件这时需要特殊工艺来装配了, 由于锡膏印刷已经不可能, 除非使用特殊印刷钢网，这又需要多余设备和成本，且工艺复杂，因此需将将顶层元件浸蘸助焊剂或锡膏后以低压力放置在底部CSP 上。 贴装过程如图
板基准点辨识
---定位基准点或焊垫
拾取元件
---华夫盘, 真空盘, 送料器
元件辨识
---根据元件焊球辨识
局部基准点辩识
----底部元件背面的基准点
蘸取助焊剂
元件贴装
----吸嘴选择 vs 硅材
PoP 封装工艺的关注点
1. 顶部元件助焊剂或锡膏量的控制
助焊剂或锡膏的厚度需要根据元件焊球尺寸来确定, 保证适当的而且稳定均匀的厚度以使最小的焊球也能在浸蘸过程中蘸上适量的助焊剂或锡膏. 需要考虑优先选择低残留免清洗助焊剂或锡膏, 如果需要底部填充工艺的话, 必须考虑助焊剂/锡膏与阻焊膜及底部填充材料的兼容性问题.
:
浸蘸锡膏可以一定程度的补偿元件的翘曲变形，同时焊, 但浸蘸锡膏会加剧元件焊球本来存在的大小差异,
设定膜厚使锡球蘸取足够助焊剂 设定膜厚使锡球蘸取足够助焊剂
