一种线路板的线路制作方法及线路板与流程
1.本发明属于线路板技术领域，具体地涉及一种线路板的线路制作方法及线路板。
背景技术：
2.对于多层线路板，如双层线路板、三层线路板等，都是通过设置过孔并在过孔的孔壁上镀铜层来完成层间电路的导通。对于一些需要满足过孔可靠性的产品，要求对孔壁铜厚进行加厚，通常称为图形电镀或选择性电镀，该工艺完成后会有明显孔凸现象,当过孔间距较密，线路较小时，孔凸会使菲林无法紧密贴合感光干膜，导致在曝光时，光线会通过贴合缝隙渗漏，导致蚀刻短路异常，当孔壁铜厚要求越厚时，问题越凸显。
技术实现要素：
3.本发明的目的在于提供一种线路板的线路制作方法用以解决上述存在的技术问题。
4.为实现上述目的，本发明采用的技术方案为：一种线路板的线路制作方法，包括如下步骤：
5.s1，对第一表面和第二表面均具有导电层的基材进行钻孔，进入步骤s2；
6.s2，对基材进行第一次沉镀铜，使第一表面和第二表面的导电层以及孔壁覆上沉铜层，沉铜层的厚度小于成品的孔壁铜厚，进入步骤s3；
7.s3，在基材的第一表面和第二表面上贴干膜，进入步骤s4；
8.s4，对第一表面的干膜进行线路图形曝光，对第二表面的干膜整面曝光，进入步骤s5；
9.s5，进行显影、刻蚀和去膜，进入步骤s6；
10.s6，在基材的第一表面和第二表面贴干膜，进入步骤s7；
11.s7，对第一表面的干膜进行曝光并在孔外周缘的图镀区设置曝光挡点；对第二表面的干膜整面曝光，进入步骤s8；
12.s8，进行显影、第二次沉镀铜和去膜，第二次沉镀铜使孔壁铜厚达到成品的孔壁铜厚，进入步骤s9；
13.s9，在基材的第一表面和第二表面贴干膜，进入步骤s10；
14.s10，对第一表面的干膜进行整面曝光，对第二表面的干膜进行线路图形曝光，进入步骤s11；
15.s11，进行显影、刻蚀和去膜。
16.进一步的，步骤s2中，沉铜层的厚度小于成品的孔壁铜厚的50％，或沉铜层的厚度为5-10μm。
17.进一步的，步骤s4中，第一表面的线路比第二表面的线路细。
18.进一步的，步骤s3、s6和s9中，贴干膜的温度为100
±
5℃，速度为0.9
±
0.2m/min，压力为0.7
±
0.1mpa。
19.进一步的，步骤s4、s7和s10中，曝光能量以21级的曝光尺测量，等级为7-9级。
20.进一步的，步骤s5、s8和s11中，采用碳酸钠显影液进行显影。
21.进一步的，步骤s5和s11中，刻蚀采用酸性刻蚀。
22.进一步的，步骤s5、s8和s11中，采用氢氧化钠溶液去膜。
23.更进一步的，去膜速度为2.5
±
1.0m/min。
24.本发明还提供了一种线路板，采用上述的线路板的线路制作方法制成。
25.本发明的有益技术效果：
26.本发明既可以满足孔壁铜厚二次加厚，又可以确保曝光时，菲林紧密贴合干膜，提升精密线路蚀刻良率。
附图说明
27.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
28.图1为本发明具体实施例的方法流程图；
29.图2为本发明具体实施例的制作过程示意图。
具体实施方式
30.为进一步说明各实施例，本发明提供有附图。这些附图为本发明揭露内容的一部分，其主要用以说明实施例，并可配合说明书的相关描述来解释实施例的运作原理。配合参考这些内容，本领域普通技术人员应能理解其他可能的实施方式以及本发明的优点。图中的组件并未按比例绘制，而类似的组件符号通常用来表示类似的组件。
31.现结合附图和具体实施方式对本发明进一步说明。
32.如图1和2所示，一种线路板的线路制作方法，包括如下步骤：
33.s1，对第一表面和第二表面均具有导电层的基材1进行钻孔2，如图2的(a)所示，进入步骤s2。
34.具体的，本实施例中，基材1为双面覆铜的基材，但并不限于此。第一表面和第二表面分别为上表面和下表面(以图2为方向基准)。钻孔采用现有的钻孔工艺，此已是非常成熟的技术，是本领域技术人员可以轻易实现的，不再细说。
35.s2，对对钻孔后的基材1进行第一次沉镀铜，使上表面和下表面的导电层以及孔壁覆上沉铜层2，沉铜层2的厚度小于成品的孔壁铜厚，如图2的(b)所示，进入步骤s3。
36.本具体实施例中，沉镀铜采用的电流密度为0.8-2.0a/平方分米，沉铜层2的厚度优选为5-10μm，满足上下表面铜层电连接，但并不以此为限，在一些实施例中，沉铜层2的厚度满足不超过成品的孔壁铜厚的50％即可。
37.s3，在第一次沉镀铜后的基材1的上表面和下表面上贴干膜3，如图2的(c)所示，进入步骤s4。
38.本具体实施例中，贴干膜的温度为100
±
5℃，速度为0.9
±
0.2m/min，压力为0.7
±
0.1mpa，贴合效果较好，但并不限于此。
39.s4，对上表面的干膜3进行线路图形曝光，对下表面的干膜3进行整面曝光，如图2的(d)所示，进入步骤s5。
40.具体的，采用菲林4对上表面的干膜3进行线路图形曝光，优选的，上表面的线路比下表面的线路细，此时整板铜厚一致，菲林4与干膜3贴合紧密，可以避免曝光短路现象，下表面的干膜3直接整面曝光，使干膜3防护住下表面的整面铜层。曝光能量用21级的曝光尺测量，等级为7-9级，曝光效果好，但并不限于此。
41.s5，进行显影、刻蚀和去膜，进入步骤s6。
42.本具体实施例中，显影采用碳酸钠显影液，碳酸钠含量9-11g/l，药液温度30
±
2℃，喷嘴压力2.0
±
0.3kgf/cm2，显影速度2
±
0.3m/min，显影效果好，但并不以此为限。显影将上表面的线路面的过孔图镀区和线路区的干膜保留，其它区域的干膜显掉，下表面的整面干膜保留，如图2的(e)所示。
43.刻蚀采用酸性蚀刻，使用hcl2.6
±
0.5mg/l，h2o2含量450-950mol/l，含铜量130
±
30g/l，药液温度52
±
2℃，根据蚀刻铜厚，可以调整蚀刻速度为0.5-4m/min，刻蚀后如图2的(f)所示。
44.去膜采用naoh溶液，槽液温度50
±
2℃，其中膨松段采用1％-2％浓度的naoh溶液，使大片干膜脱落，再进一步用脱膜槽段配1.5％-2.5％浓度的naoh溶液，以溶解细小干膜残留。去膜速度优选2.5
±
1.0m/min，去膜后如图2的(g)所示。
45.s6，在去膜后的基材1的上表面和下表面贴干膜3，如图2的(h)所示，进入步骤s7。
46.本具体实施例中，贴干膜3的温度为100
±
5℃，速度为0.9
±
0.2m/min，压力为0.7
±
0.1mpa，贴合效果较好，但并不限于此。
47.s7，对上表面的干膜3进行曝光并在孔外周缘的图镀区设置曝光挡点；对下表面的干膜3整面曝光，如图2的(i)所示，进入步骤s8。
48.具体的，采用菲林4对上表面的干膜3进行曝光并在孔11外周缘的图镀区设置曝光挡点41，曝光能量用21级的曝光尺测量，等级为7-9级，曝光效果好，但并不限于此。本具体实施例中，在上表面和下表面的工艺边区域设置曝光挡点，用于增加电镀面积，分散电流，防止电流过大导致烧板。
49.s8，进行显影、第二次沉镀铜和去膜，第二次沉镀铜使孔壁铜厚达到成品的孔壁铜厚，进入步骤s9。
50.本具体实施例中，显影采用碳酸钠显影液，碳酸钠含量9-11g/l，药液温度30
±
2℃，喷嘴压力2.0
±
0.3kgf/cm2，显影速度2
±
0.3m/min，显影效果好，但并不以此为限。显影将上表面的线路面的过孔图镀区和上下表面的工艺边的干膜3显掉，其余上下表面的产品区的干膜3保留已形成镀铜保护层，如图2的(j)所示。
51.本具体实施例中，第二次沉镀铜采用直流电镀，通过下表面的铜层导通，使过孔图镀区及孔壁与电镀液进行电解反应，沉积上二次沉铜层21，使得孔壁铜厚达到成品的孔壁铜厚，电流密度优选为0.8-2.0a/平方分米，二次沉铜层21的厚度优选为10-25μm，但并不以此为限，第二次沉镀铜如图2的(k)所示。
52.去膜采用naoh溶液，槽液温度50
±
2℃，其中膨松段采用1％-2％浓度的naoh溶液，使大片干膜脱落，再进一步用脱膜槽段配1.5％-2.5％浓度的naoh溶液，以溶解细小干膜残留。去膜速度优选2.5
±
1.0m/min，去膜后如图2的(l)所示。
53.s9，在去膜后的基材1的上表面和下表面贴干膜3，如图2的(m)，进入步骤s10。
54.本具体实施例中，贴干膜的温度为100
±
5℃，速度为0.9
±
0.2m/min，压力为0.7
±
0.1mpa，贴合效果较好，但并不限于此。
55.s10，对上表面的干膜3进行整面曝光，对下表面的干膜3进行线路图形曝光，如图2的(n)所示，进入步骤s11。
56.具体的，采用菲林4对下表面的干膜3进行线路图形曝光，此时下表面的铜层保持平整，无孔凸的问题，菲林4可以紧密贴合于干膜3表面，有效避免曝光短路现象，提升蚀刻良率。对上表面的干膜3直接进行整面曝光，以保护线路不被蚀刻。曝光能量用21级的曝光尺测量，等级为7-9级，曝光效果好，但并不限于此。
57.s11，进行显影、刻蚀和去膜。
58.本具体实施例中，显影采用碳酸钠显影液，碳酸钠含量9-11g/l，药液温度30
±
2℃，喷嘴压力2.0
±
0.3kgf/cm2，显影速度2
±
0.3m/min，显影效果好，但并不以此为限。显影后如图2的(o)所示。
59.刻蚀采用酸性蚀刻，使用hcl2.6
±
0.5mg/l，h2o2含量450-950mol/l，含铜量130
±
30g/l，药液温度52
±
2℃，根据蚀刻铜厚，可以调整蚀刻速度0.5-4m/min，刻蚀后如图2的(p)所示。
60.去膜采用naoh溶液，槽液温度50
±
2℃，其中膨松段采用1％-2％浓度的naoh溶液，使大片干膜脱落，再进一步用脱膜槽段配1.5％-2.5％浓度的naoh溶液，以溶解细小干膜残留。去膜速度优选2.5
±
1.0m/min。去膜后即形成最终的成品100，如图2的(q)所示。
61.如图2的(q)所示，本发明还提供了一种线路板100，采用上述的线路板的线路制作方法制成。
62.本发明既可以满足孔壁铜厚二次加厚，又可以确保曝光时，菲林紧密贴合干膜，提升精密线路蚀刻良率。
63.尽管结合优选实施方案具体展示和介绍了本发明，但所属领域的技术人员应该明白，在不脱离所附权利要求书所限定的本发明的精神和范围内，在形式上和细节上可以对本发明做出各种变化，均为本发明的保护范围。
技术特征：
1.一种线路板的线路制作方法，其特征在于，包括如下步骤：s1，对第一表面和第二表面均具有导电层的基材进行钻孔，进入步骤s2；s2，对基材进行第一次沉镀铜，使第一表面和第二表面的导电层以及孔壁覆上沉铜层，沉铜层的厚度小于成品的孔壁铜厚，进入步骤s3；s3，在基材的第一表面和第二表面上贴干膜，进入步骤s4；s4，对第一表面的干膜进行线路图形曝光，对第二表面的干膜整面曝光，进入步骤s5；s5，进行显影、刻蚀和去膜，进入步骤s6；s6，在基材的第一表面和第二表面贴干膜，进入步骤s7；s7，对第一表面的干膜进行曝光并在孔外周缘的图镀区设置曝光挡点；对第二表面的干膜整面曝光，进入步骤s8；s8，进行显影、第二次沉镀铜和去膜，第二次沉镀铜使孔壁铜厚达到成品的孔壁铜厚，进入步骤s9；s9，在基材的第一表面和第二表面贴干膜，进入步骤s10；s10，对第一表面的干膜进行整面曝光，对第二表面的干膜进行线路图形曝光，进入步骤s11；s11，进行显影、刻蚀和去膜。2.根据权利要求1所述的线路板的线路制作方法，其特征在于，步骤s2中，沉铜层的厚度小于成品的孔壁铜厚的50％，或沉铜层的厚度为5-10μm。3.根据权利要求1所述的线路板的线路制作方法，其特征在于，步骤s4中，第一表面的线路比第二表面的线路细。4.根据权利要求1所述的线路板的线路制作方法，其特征在于，步骤s3、s6和s9中，贴干膜的温度为100
±
5℃，速度为0.9
±
0.2m/min，压力为0.7
±
0.1mpa。5.根据权利要求1所述的线路板的线路制作方法，其特征在于，步骤s4、s7和s10中，曝光能量以21级的曝光尺测量，等级为7-9级。6.根据权利要求1所述的线路板的线路制作方法，其特征在于，步骤s5、s8和s11中，采用碳酸钠显影液进行显影。7.根据权利要求1所述的线路板的线路制作方法，其特征在于，步骤s5和s11中，刻蚀采用酸性刻蚀。8.根据权利要求1所述的线路板的线路制作方法，其特征在于，步骤s5、s8和s11中，采用氢氧化钠溶液去膜。9.根据权利要求8所述的线路板的线路制作方法，其特征在于，去膜速度为2.5
±
1.0m/min。10.一种线路板，其特征在于，采用权利要求1-9任意一项所述的线路板的线路制作方法制成。
技术总结
本发明公开了一种线路板的线路制作方法及线路板，其中，线路板的线路制作方法包括如下步骤：S1，对第一和第二表面均具有导电层的基材进行钻孔；S2，对基材进行第一次沉镀铜，使第一表面和第二表面的导电层以及孔壁覆上沉铜层；S3，在基材的第一和第二表面上贴干膜；S4，对第一和第二表面的干膜分别进行线路图形和整面曝光；S5，进行显影、刻蚀和去膜；S6，在基材的第一和第二表面贴干膜；S7，对第一表面的干膜进行曝光并在孔外周缘的图镀区设置曝光挡点；对第二表面的干膜整面曝光；S8，进行显影、第二次沉镀铜和去膜；S9，在基材的第一和第二表面贴干膜；S10，对第一和第二表面的干膜分别进行整面和线路图形曝光；S11，进行显影、刻蚀和去膜。蚀和去膜。蚀和去膜。
