一种用于减小功率半导体器件栅极电压过冲的方法和装置与流程
1.本技术涉及功率半导体器件技术领域，尤其涉及一种用于减小功率半导体器件栅极电压过冲的方法和装置。
背景技术：
2.以碳化硅为代表的第三代半导体具有工作温度高、输入电容低、开关频率高等优点，是未来电力电子系统的核心器件，其高工作温度导致其物理距离将不得不远离通常情况下难以耐受高温的栅极驱动电路，从而导致其栅极驱动回路电感增大。其低输入电容则进一步减小了栅极电容，进而增加了品质因数。最后，其高工作频率增加了电压过冲对系统可靠性的影响以及开关时间对系统效率的影响。对于使用第三代半导体器件的电力电子系统，仅仅依靠增加栅极驱动电阻降低栅极电压过冲是难以发挥器件性能的，为了克服上述缺陷，现有技术中通常采用的处理方式以及存在的缺陷如下：（1）由于电压过冲从源头上来自栅极驱动回路电感上储存的能量对栅极电容的充电，减小栅极驱动回路电感可有效地降低该电压过冲的幅度；然而，受发热等限制该方法效果有限，难以完全解决问题；（2）对于不要求发挥被驱动器件极限性能的应用场景，可通过调节栅极驱动电阻到一合理取值，从而在性能和可靠性之间做一取舍，或降低栅极驱动电压，从而减小栅极电压过冲的幅度；然而，增加栅极驱动电阻在抑制电压过冲的同时会导致开关速度降低，增加开关损耗，影响系统效率；此外，降低栅极驱动电压仅减小电压过冲的绝对幅度，不减小电压过冲的相对幅度，且容易使被驱动器件发生二次关断，降低栅极驱动电压会导致导通内阻或导通压降的增加以及饱和电流的减小；（3）对于要求发挥被驱动器件极限性能的应用场景，学术界提出了多种方案，主要集中于对被驱动器件的开关过程进行建模，并控制栅极驱动器的输出内阻（rdac）或电流（idac）在开通和关断的过程中发生变化，使其吸收栅极驱动回路电感上储存的能量，进而减小栅极电压过冲的幅度；然而，使用基于多输出单元的idac/rdac型可变内阻驱动器成本偏高，且电路及控制均相对复杂，难以用于低成本应用。
技术实现要素：
3.本技术旨在提供一种用于减小功率半导体器件栅极电压过冲的方法和装置。本技术采用如下技术方案：一种用于减小功率半导体器件栅极电压过冲的装置，该装置包括逻辑处理单元fpga、开关管q1以及开关管q2；开关管q1与开关管q2构成1对全控半桥推挽电路，开关管q1的栅极与开关管q2的栅极相连并作为驱动信号输出端。
4.进一步的，控制单元fpga接收输入信号，并对所述输入信号进行逻辑运算处理以产生两路输出信号p1和p2。
5.进一步的，所述输出信号p1和p2分别控制开关管q1和开关管q2的通断，实现栅极驱动信号v
out
输出。
6.进一步的，所述输出信号p1和p2分别控制开关管q1和开关管q2的通断，包括：当输入信号由低电平跳变为高电平时，输出信号p2关闭开关管q2，输出信号p1打开开关管q1，短暂延时后关闭开关管q1，短暂延时后再次打开开关管q1，此时输出端vout输出为正电压vp，并且正电压过冲得以抑制。
7.进一步的，所述输出信号p1和p2分别控制开关管q1和开关管q2的通断，包括：当输入信号由高电平跳变为低电平时，输出信号p1关闭开关管q1，输出信号p2打开开关管q2，短暂延时后关闭开关管q2，短暂延时后再次打开开关管q2，此时输出端vout输出为负电压vn，并且负电压过冲得以抑制。
8.一种用于减小功率半导体器件栅极电压过冲的方法，该方法应用于上述装置中，该方法包括如下步骤：步骤1、逻辑处理单元fpga接收输入信号；步骤2、根据所述输入信号的电平高低变化，所述逻辑处理单元fpga产生两路输出信号p1和p2；步骤3、所述输出信号p1和p2分别控制开关管q1和开关管q2的通断，实现栅极驱动信号v
out
输出。
9.进一步的，在步骤2中，当输入信号由低电平跳变为高电平时，输出信号p2关闭开关管q2，输出信号p1打开开关管q1，短暂延时后关闭开关管q1，短暂延时后再次打开开关管q1。
10.进一步的，在步骤2中，当输入信号由高电平跳变为低电平时，输出信号p1关闭开关管q1，输出信号p2打开开关管q2，短暂延时后关闭开关管q2，短暂延时后再次打开开关管q2。
11.进一步的，输出端vout输出为正电压vp，并且正电压过冲得以抑制。
12.进一步的，输出端vout输出为负电压vn，并且负电压过冲得以抑制。
13.通过本技术实施例，可以获得如下技术效果：本技术能有效地抑制被控功率管栅极的电压过冲；本技术通过控制推挽电路开关管的开关时序实现功率管栅极电压过冲抑制。相比于现有技术采用驱动电阻抑制电压过冲，本技术能够实现更快的开关速度，因此减小了开关损耗，提升了系统的电能转换效率。
附图说明
14.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
15.图1为减小驱动电路栅极电压过冲的电路示意图；图2为输入信号、开关管q1、q2和输出信号v
out
的时序图。
具体实施方式
16.为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的全部其他实施例，都属于本技术保护的范围。
17.本技术是对现有技术中上述第三种方案的简化，将多比特输出单元简化为单比特输出单元，将每次输出单元导通时复杂的输出电阻或电流波形简化为通、断、通三个阶段。图1为减小驱动电路栅极电压过冲的电路示意图，本技术的方法应用于栅极驱动器，该栅极驱动器包括逻辑处理单元fpga、开关管q1以及开关管q2（开关管q1、q2的驱动电路未示出），q3为被驱动器件；输入信号、开关管q1、q2和输出信号vout的时序如图2所示。
18.所述减小驱动电路栅极电压过冲的电路包括控制单元fpga、开关管q1以及开关管q2（开关管q1、q2的驱动电路未示出），开关管q1与开关管q2构成1对全控半桥推挽电路，开关管q1的栅极与开关管q2的栅极相连并作为驱动信号输出端；所述驱动信号输出端与被驱动器件q3相连接。
19.控制单元fpga接收输入信号，并对所述输入信号进行逻辑运算处理以产生两路输出信号p1和p2，所述输出信号p1和p2分别控制开关管q1和开关管q2的通断，实现栅极驱动信号v
out
输出。图2为输入信号、开关管q1、q2和输出信号v
out
的时序图。
20.上述电路工作分为四个阶段：第一阶段（对应图2中的i阶段）：当输入信号由低电平跳变为高电平时，输出信号p2关闭开关管q2，输出信号p1打开开关管q1，短暂延时后关闭开关管q1，短暂延时后再次打开开关管q1，此时输出端v
out
为正电压vp，并且正电压过冲得以抑制；第二阶段（对应图2中的ii阶段）：输入信号保持为高电平，开关管q2保持关闭，开关管q1保持打开，输出端vout保持正电压vp；第三阶段（对应图2中的iii阶段）：当输入信号由高电平跳变为低电平时，输出信号p1关闭开关管q1，输出信号p2打开开关管q2，短暂延时后关闭开关管q2，短暂延时后打开开关管q2，此时输出端v
out
拉至接近负电压vn，并且负电压过冲得以抑制；第四阶段（对应图2中的iv阶段）：输入信号保持为低电平，开关管q2保持打开，开关管q1保持关闭，输出端vout保持负电压vn。
21.传统的驱动技术通过在推挽电路输出端与功率管栅极之间添加驱动电阻，吸收驱动回路上寄生电感储存的能量，抑制驱动电压跳变的斜率，从而减小电压过冲。本发明在开通时刻，调节推挽电路开关管q1开关时序，在输入信号由低电平跳变为高电平的时刻，先短暂打开开关管q1，然后短暂关闭开关管q1，将超出部分的正电压拉回，最后再次打开开关管q1，在不减小开关速度的前提下，抑制栅极电压在开通时刻产生的正电压过冲。同理，在关断时刻，调节推挽电路开关管q2开关时序，在输入信号由高电平跳变为低电平的时刻，先短暂打开开关管q2，然后短暂关闭开关管q2，将超出部分的负电压拉回，最后再次打开开关管q2，在不减小开关速度的前提下，抑制栅极电压在关断时刻产生的负电压过冲。
22.综上所述，传统被驱动器件的栅极通过较高阻值的栅极驱动电阻连接栅极驱动电路，从而抑制开通关断瞬间栅极电压过冲。本技术的方法会降低栅极电压的斜率，导致被驱
动器件的开关速度变慢，进而增加开关损耗，从而需要设计人员在可靠性和性能之间做一取舍。本技术在大幅度减小甚至消除栅极驱动电阻的情况下，可以有效地抑制被驱动器件栅极在开关时产生的电压过冲，从而在不降低可靠性的情况下提高开关速度，降低开关损耗，提升整个系统的电能转换效率。
23.最后说明的是，以上优选实施例仅用以说明本技术的技术方案而非限制，尽管通过上述优选实施例已经对本技术进行了详细的描述，但本领域技术人员应当理解，可以在形式上和细节上对其作出各种各样的改变，而不偏离本技术权利要求书所限定的范围。
技术特征：
1.一种用于减小功率半导体器件栅极电压过冲的装置，其特征在于，该装置包括逻辑处理单元fpga、开关管q1以及开关管q2；开关管q1与开关管q2构成1对全控半桥推挽电路，开关管q1的栅极与开关管q2的栅极相连并作为驱动信号输出端。2.根据权利要求1所述的装置，其特征在于，控制单元fpga接收输入信号，并对所述输入信号进行逻辑运算处理以产生两路输出信号p1和p2。3.根据权利要求2所述的装置，其特征在于，所述输出信号p1和p2分别控制开关管q1和开关管q2的通断，实现栅极驱动信号v
out
输出。4.根据权利要求3所述的装置，其特征在于，所述输出信号p1和p2分别控制开关管q1和开关管q2的通断，包括：当输入信号由低电平跳变为高电平时，输出信号p2关闭开关管q2，输出信号p1打开开关管q1，短暂延时后关闭开关管q1，短暂延时后再次打开开关管q1，此时输出端vout输出为正电压vp，并且正电压过冲得以抑制。5.根据权利要求3所述的装置，其特征在于，所述输出信号p1和p2分别控制开关管q1和开关管q2的通断，包括：当输入信号由高电平跳变为低电平时，输出信号p1关闭开关管q1，输出信号p2打开开关管q2，短暂延时后关闭开关管q2，短暂延时后再次打开开关管q2，此时输出端vout输出为负电压vn，并且负电压过冲得以抑制。6.一种用于减小功率半导体器件栅极电压过冲的方法，该方法应用于如权利要求1至5之一所述的装置中，其特征在于，该方法包括如下步骤：步骤1、逻辑处理单元fpga接收输入信号；步骤2、根据所述输入信号的电平高低变化，所述逻辑处理单元fpga产生两路输出信号p1和p2；步骤3、所述输出信号p1和p2分别控制开关管q1和开关管q2的通断，实现栅极驱动信号v
out
输出。7.根据权利要求6所述的方法，其特征在于，在步骤2中，当输入信号由低电平跳变为高电平时，输出信号p2关闭开关管q2，输出信号p1打开开关管q1，短暂延时后关闭开关管q1，短暂延时后再次打开开关管q1。8.根据权利要求7所述的方法，其特征在于，在步骤2中，当输入信号由高电平跳变为低电平时，输出信号p1关闭开关管q1，输出信号p2打开开关管q2，短暂延时后关闭开关管q2，短暂延时后再次打开开关管q2。9.根据权利要求7所述的方法，其特征在于，输出端vout输出为正电压vp，并且正电压过冲得以抑制。10.根据权利要求8所述的方法，其特征在于，输出端vout输出为负电压vn，并且负电压过冲得以抑制。
技术总结
本申请提供了一种用于减小功率半导体器件栅极电压过冲的方法，该方法在开通时刻调节推挽电路开关管Q1开关时序，在输入信号由低电平跳变为高电平的时刻，先短暂打开开关管Q1，然后短暂关闭开关管Q1，将超出部分的正电压拉回，最后再次打开开关管Q1，在不减小开关速度的前提下，抑制栅极电压在开通时刻产生的正电压过冲。本申请通过控制推挽电路开关管的开关时序实现功率管栅极电压过冲抑制，相比于传统方法，本申请能够实现更快的开关速度，因此减小了开关损耗，提升了系统的电能转换效率。提升了系统的电能转换效率。提升了系统的电能转换效率。
