封装体的制作方法
1.本发明涉及封装体，尤其是一种具有晶体管开关的封装体。
背景技术：
2.按照安装在pcb板上的方式来划分，mos管封装主要有两大类：插入式(through hole)和表面贴装式(surface mount)。
3.插入式就是mosfet的管脚穿过pcb板的安装孔并焊接在pcb板上。常见的插入式封装有：双列直插式封装(dip)、晶体管外形封装(to)、插针网格阵列封装(pga)三种样式。
4.表面贴装则是mosfet的管脚及散热法兰焊接在pcb板表面的焊盘上。典型表面贴装式封装有：晶体管外形(d-pak)、小外形晶体管(sot)、小外形封装(sop)、方形扁平式封装(qfp)、塑封有引线芯片载体(plcc)等。
5.pcb(printed circuit board)，中文名称为印制封装体，又称印刷线路板，是重要的电子部件，是电子元器件的支撑体，是电子元器件电气连接的载体。由于它是采用电子印刷术制作的，故被称为“印刷”封装体。
6.pcb散热.对于电子设备来说，工作时都会产生一定的热量，从而使设备内部温度迅速上升，尤其是mosfet这种高发热的元件，如果不及时将该热量散发出去，设备就会持续的升温，器件就会因过热而失效，电子设备的可靠性能就会下降。因此，对封装体进行很好的散热处理是非常重要的。pcb封装体的散热是一个非常重要的环节。
技术实现要素：
7.本发明要解决的技术问题是：提供一种封装体，其包含一多层基板及位于多层基板内的一晶体基板，以便解决先前技术中的晶体管开关的散热的问题。
8.为达到上述目的，本发明提供了一种封装体，包含一多层基板、至少一导电层以及一晶体基板。多层基板具有一第一层及一第二层。第一层及第二层至少其中之一包含复数个导通孔。晶体基板具有一第一晶体管开关及一第二晶体管开关，且位于第一层及第二层之间。第一晶体管开关具有一第一导电极、一第二导电极以及一第一受控极。第二晶体管开关具有一第三导电极、一第四导电极以及一第二受控极。至少一导电层具有复数个彼此电性隔离的导电区。复数个导通孔中的每一导通孔具有一导电直柱，分别电性连接至少一导电层的至少部分导电区至第一晶体管开关的第一导电极、第二导电极及第一受控极以及第二晶体管开关的第三导电极、第四导电极及第二受控极中的对应者。
9.本发明的封装体更可以包含一控制器，具有一第一控制极及一第二控制极。第一受控极对应的导电区电性连结第一控制极。第二受控极对应的导电区电性连结第二控制极。第一控制极输出一第一控制讯号至第一受控极以控制第一晶体管开关于一导通状态及一截止状态之间切换。第二控制极输出一第二控制讯号至第二受控极以控制第二晶体管开关于一导通状态及一截止状态之间切换，其中第一晶体管开关之导通状态与第二晶体管开关之导通状态之时序不重叠。
10.本发明的一更佳实施例中，第二导电极与第三导电极对应至同一导电区，透过对应的些导电直柱而彼此电性连接。
11.本发明也提供了另一种封装体，具有一多层基板、至少一导电层以及一晶体基板。多层基板，具有一第一层及一第二层，。第一层及第二层至少其中之一包含复数个导通孔。晶体基板具有一第一晶体管开关、一第二晶体管开关、一第三晶体管开关、一第四晶体管开关。晶体基板位于第一层及第二层之间。第一晶体管开关具有一第一导电极、一第二导电极以及一第一受控极。第二晶体管开关具有一第三导电极、一第四导电极以及一第二受控极。第三晶体管开关具有一第五导电极、一第六导电极以及一第三受控极。第四晶体管开关，具有一第七导电极、一第八导电极以及一第四受控极。至少一导电层具有复数个彼此电性隔离的导电区。复数个导通孔中的每一导通孔具有一导电直柱，分别电性连接至少一导电层的至少部分导电区至第一晶体管开关的第一导电极、第二导电极及第一受控极、第二晶体管开关的第三导电极、第四导电极及第二受控极、第三晶体管开关的第五导电极、第六导电极及第三受控极、第四晶体管开关的第七导电极、第八导电极及第四受控极中的对应者，且第一导电极与第五导电极电性连接至同一导电区，以及第四导电极与第八导电极电性连接至同一导电区。
12.本发明的封装体更可以包含一控制器，具有一第一控制极、一第二控制极、一第三控制极及一第四控制极。第一受控极对应的导电区电性连结第一控制极。第二受控极对应的导电区电性连结第二控制极。第三受控极对应的导电区电性连结第三控制极。第四受控极对应的导电区电性连结第四控制极。第一控制极输出一第一控制讯号至第一受控极以控制第一晶体管开关于一导通状态及一截止状态之间切换。第二控制极输出一第二控制讯号至第二受控极以控制第二晶体管开关于一导通状态及一截止状态之间切换。第三控制极输出一第三控制讯号至第三受控极以控制第三晶体管开关于一导通状态及一截止状态之间切换。第四控制极输出一第四控制讯号至第四受控极以控制第四晶体管开关于一导通状态及一截止状态之间切换。其中第一晶体管开关之导通状态与第二晶体管开关之导通状态之时序不重叠，且第三晶体管开关之导通状态与第四晶体管开关之导通状态之时序不重叠。
13.上述的控制器所输出的第一控制讯号与第三控制讯号之相位差为180度，以及第二控制讯号与第四控制讯号之相位差为180度。
14.本发明又提供了另一种封装体，具有一多层基板、至少一导电层以及一晶体基板。多层基板具有一第一层及一第二层，其中。第一层及第二层至少其中之一包含复数个导通孔。晶体基板具有一第一晶体管开关、一第二晶体管开关、一第三晶体管开关、一第四晶体管开关、一第五晶体开关及一第六晶体开关。晶体基板位于第一层及第二层之间。第一晶体管开关具有一第一导电极、一第二导电极以及一第一受控极。第二晶体管开关具有一第三导电极、一第四导电极以及一第二受控极。第三晶体管开关具有一第五导电极、一第六导电极以及一第三受控极。第四晶体管开关具有一第七导电极、一第八导电极以及一第四受控极。第五晶体管开关具有一第九导电极、一第十导电极以及一第五受控极。第六晶体管开关具有一第十一导电极、一第十二导电极以及一第六受控极。至少一导电层具有复数个彼此电性隔离的导电区。复数个导通孔的每一导通孔具有一导电直柱，分别电性连接至少一导电层的至少部分导电区至第一晶体管开关的第一导电极、第二导电极及第一受控极、第二晶体管开关的第三导电极、第四导电极及第二受控极、第三晶体管开关的第五导电极、第六
导电极及第三受控极、第四晶体管开关的第七导电极、第八导电极及第四受控极、第五晶体管开关的第九导电极、第十导电极及第五受控极、六晶体管开关的第十一导电极、第十二导电极及第六受控极中的对应者。
15.本发明的一较佳实施例中，第一层具有复数空洞区，至少一导电层的部分导电区位于其中，且不与导电直柱电性连接的些部分导电区与晶体基板中对应晶体管开关直接电性连接。
16.本发明的一更佳实施例中，封中体更包含一导热绝缘层以及一散热金属层。导热绝缘层位于第一层之上，而散热金属层位于导热绝缘层之上。
17.本发明的封装体更包含更包含一控制器，具有一第一控制极、一第二控制极、一第三控制极、一第四控制极、一第五控制极及一第六控制极。第一受控极对应的导电区电性连结第一控制极。第二受控极对应的导电区电性连结第二控制极。第三受控极对应的导电区电性连结第三控制极。第四受控极对应的导电区电性连结第四控制极。第五受控极对应的导电区电性连结第五控制极。第六受控极对应的导电区电性连结第六控制极。第一控制极输出一第一控制讯号至第一受控极以控制第一晶体管开关于一导通状态及一截止状态之间切换。第二控制极输出一第二控制讯号至第二受控极以控制第二晶体管开关于一导通状态及一截止状态之间切换。第三控制极输出一第三控制讯号至第三受控极以控制第三晶体管开关于一导通状态及一截止状态之间切换。第四控制极输出一第四控制讯号至第四受控极以控制第四晶体管开关于一导通状态及一截止状态之间切换。第五控制极输出一第五控制讯号至第五受控极以控制第五晶体管开关于一导通状态及一截止状态之间切换。第六控制极输出一第六控制讯号至第六受控极以控制第六晶体管开关于一导通状态及一截止状态之间切换。其中，第一晶体管开关之导通状态与第二晶体管开关之导通状态之时序不重叠，第三晶体管开关之导通状态与第四晶体管开关之导通状态之时序不重叠，且第五晶体管开关之导通状态与第六晶体管开关之导通状态之时序不重叠。
18.上述的控制器所输出的该第一控制讯号、第三控制讯号与第五控制讯号之两两之间的相位差为120度，以及第二控制讯号、第四控制讯号与第六控制讯号两两之间的相位差为120度。
19.综上所述，本发明透过导通孔形成导电直柱与晶体管开关电性连接，利用复数的导电直柱，不仅导电路径的长度缩短了，宽度加大了，降低了线阻及热的产生，进一步拉近了晶体管开关与散热区域的距离以及增加了散热的面积，因此热阻降低了，散热效果也获得提升。
20.以上的概述与接下来的详细说明皆为示范性质，是为了进一步说明本发明的申请专利范围。而有关本发明的其他目的与优点，将在后续的说明与图示加以阐述。
附图说明
21.图1a-c为根据本发明之一较佳实施例的封装体的示意图。
22.图2a-e为根据本发明之另一较佳实施例的封装体的示意图。
23.图3a-e为根据本发明之又一较佳实施例的封装体的示意图。
24.图4a-e为根据本发明之再一较佳实施例的封装体的示意图。
25.图中符号说明：
26.第一层100
27.导通孔101、102、103、104、105、106、111、114、141、142、201、204、211、214、224、241、263、273、283
28.第一外表面160
29.导电直柱161、162、163、171、191、192
30.下表面170
31.第二层200
32.第二外表面270
33.芯片300、310、320、330、340、350
34.第一导电极301
35.第一受控极302
36.第二导电极303
37.第三导电极304
38.第二受控极305
39.第四导电极306
40.第五导电极311
41.第三受控极312
42.第六导电极313
43.第七导电极314
44.第四受控极315
45.第八导电极316
46.第九导电极321
47.第五受控极322
48.第十导电极323
49.第十一导电极324
50.第六受控极325
51.第十二导电极326
52.第一晶体管开关351
53.第二晶体管开关352
54.第三晶体管开关353
55.第四晶体管开关354
56.第五晶体管开关355
57.第六晶体管开关356
58.控制器400
59.第一控制极451
60.第二控制极452
61.电源极461
62.散热绝缘层500
63.散热金属层600
64.导电区801、802、803、804、805、806、811、812、813、814、815、816、822、823、825、826、862、865、872、875、882、885、901、902、904、911、914、924
65.中间层900
66.剖面线aa’、bb’、cc’、dd’。
具体实施方式
67.以下将以本发明的较佳实施例及对应的附图说明本发明的精神及可以达成的功能及效果。附图中的元件以特定观点来看，若具有实质上相同的作用、连接关系、定义等等时，元件将使用相同的元件符号，以便了解本发明的各实施例上的对应关系，当然此时不代表这些相同元件符号的元件在各种观点下均相同。
68.图1a-c为根据本发明之一较佳实施例的封装体的示意图，图1a为沿着剖面线aa’的剖面图。封装体包含一多层板、一导电层以及一晶体基板。图1b为图1a的第一层100的第一外表面160的俯视示意图，图1c为图1a的晶体基板的上表面示意图。在此实施例中，多层基板具有一第一层100及一第二层200，而晶体基板具有一芯片300位于第一层100及第二层200之间。在本发明，可以为第一层100及第二层200其中之一或全部包含复数个导通孔；而在本实施例中为第一层100包含有复数个导通孔，该些导通孔包含导通孔101、102、103、104、105及106，而第二层200不具有导通孔。本发明的导电层与该第一层物理接触；在本实施例中，导电层位于第一层100的第一外表面160(参见图1b)。在本实施例的导电层具有导电区801、802、803、804、805及806，且彼此电性隔离。导电区801、802、803、804、805及806分别对应导通孔101、102、103、104、105及106，使该些导通孔间的导通孔透过对应导电区彼此电性连接，但彼此之间则电性隔离。
69.芯片300具有一第一晶体管开关351及一第二晶体管开关352。第一晶体开关351具有一第一导电极301、一第二导电极303以及一第一受控极302，第二晶体管开关352具有一第三导电极304、一第四导电极306以及一第二受控极305。在本实施例中，第一导电极301及第四导电极304为汲极，第二导电极303及第四导电极306为源极，而第一受控极302及第二受控极305为闸极。
70.本发明的第一层100的复数个导通孔的每个导通孔具有导电直柱，分别电性连接导电层的导电区801～806的至少部分至第一晶体管开关351的第一导电极301、第二导电极303及第一受控极302以及第二晶体管开关352的第三导电极304、第四导电极306及第二受控极305中的对应者。在本实施例中，导电区801透过导通孔101中的导电直柱161电性连接第一导电极301；导电区801透过导通孔102中的导电直柱162电性连接第一受控极302；导电区803透过导通孔103中的导电直柱163电性连接第二导电极303；导电区804透过导通孔104中的导电直柱电性连接第三导电极304；导电区805透过导通孔105中的导电直柱电性连接第二受控极305；导电区806透过导通孔106中的导电直柱电性连接第二导电极306。
71.如上所述，每个晶体管开关透过复数个导电直柱电性连接到第一层的表面的导电层。透过上述的封装结构，外部电路可以透过导电层的导电区与晶体管开关进行讯号或电流的传递外，也可以将晶体管开关运作时所产生的热传递至封装体外表面而进行有效的传热。导电直柱的数量不仅相较于传统的打线的数量多，而且其长度也较短，甚至导电区的面
积也可以根据实际需求扩大面积大小，因此其阻抗及热阻也低，使讯号或热的传导效果更佳。
72.本发明的多层板可以更包含一中间层900，其中间为空隔区，用以置放晶体基板于其中。而中间层900与第一层100及第二层200物理接触，使得晶体基板与外接环境隔绝，而达到保护晶体基板的效果。
73.图2a-e为根据本发明之另一较佳实施例的封装体的示意图。相较图1a-c所示的实施例，主要差异点在于本实施例的封装体的第一层级第二层均有复数个导通孔、同时封装一控制器于内，以及新增一散热绝缘层以及一散热金属层。主要差异点及其他部分差异点请参见以下说明。
74.请同时参见图2a-e，其中图2a为各图沿着剖面线bb’的剖面示意图。封装体包含一多层板、一晶体基板、一控制器400、一散热绝缘层500以及一散热金属层600。多层板具有一第一层100及一第二层200，而晶体基板的芯片300以及控制器400位于第一层100及第二层200之间。而在本实施例中为第一层100以及第二层200均有复数个导通孔。第一层100的复数个导通孔包含导通孔101、102、103、104、105、106、141及142，而第二层200的复数个导通孔包含导通孔101、104、201、204以及241。其中，导通孔101及104属于贯穿第一层100及第二层200的通孔(pth，plated through hole)。
75.本发明的导电层与该第一层物理接触；在本实施例中，导电层位于第一层100的第一外表面160。在本实施例的导电层具有导电区801、802、803、805及806(参见图2b)，且彼此电性隔离。另外，在本实施例的第二层200的第二外表面270也有导电层，其具有导电区901及904，且彼此之间则电性隔离。导电区801及806分别对应导通孔101及106，使该些导通孔间的导通孔透过对应导电区彼此电性连接。导电区803同时对应导通孔103及104，使导通孔103的导通直柱163及导通孔104的导通直柱161彼此电性连接。导电区802同时对应导通孔102及141，使导通孔102的导通直柱162及导通孔141的导通直柱191彼此电性连接。导电区805同时对应导通孔105的导通孔及导通孔142的导通直柱192，使导通孔105及142的导通孔彼此电性连接。
76.芯片300也是具有两个晶体管开关，分别是一第一晶体管开关351及一第二晶体管开关352。请同时参见图2c及图2d，分别显示芯片300的两个表面，第一晶体开关351具有一第一导电极301、一第二导电极303以及一第一受控极302，第二晶体管开关352具有一第三导电极304、一第四导电极306以及一第二受控极305。控制器400具有一第一控制极451、一第二控制极452，第一控制极451输出一第一控制讯号以及第二控制极452输出一第二控制讯号。控制器400更可以包含一电源极461。
77.本发明的第一层100的复数个导通孔的每个导通孔具有导电直柱，分别电性连接导电层的导电区801、802、803、805、901、902的至少部分。在本实施例中，导通孔101的导电直柱电性连接导电区801及901；导通孔102的导电直柱162电性连接导电区802以及第一受控极302；导通孔103的导电直柱163电性连接导电区803以及第二导电极303；导通孔104的导电直柱161电性连接导电区803以及导电区904；导通孔105的导电直柱电性连接导电区805以及第二受控极305；导通孔106的导电直柱电性连接导电区806以及第四导电极306；导通孔141的导电直柱191电性连接导电区802以及第一控制极451；导通孔142的导电直柱192电性连接导电区805以及第二控制极452。
78.本发明的第二层200的复数个导通孔的每个导通孔具有导电直柱，也分别电性连接导电层的导电区801、802、803、805、901、902的至少部分。在本实施例中，导通孔201的导电直柱261电性连接导电区901及第一导电极301；导通孔204的导电直柱电性连接导电区904及第三导电极304；导通孔241的导电直柱291电性连接导电区901及电源极461。
79.在本实施例中，第一导电极301及第四导电极304为汲极，第二导电极303及第四导电极306为源极，而第一受控极302及第二受控极305为闸极。而根据上述的连接关系，第一晶体管351的源极(即第二导电极303)与第二晶体管352的汲极(即第四导电极304)电性连接，而形成半桥结构。控制器400的第一控制极451电性连接第一受控极302，而第二控制极452电性连接第二受控极305。第一控制极451输出一第一控制讯号至第一受控极302以控制第一晶体管开关351于一导通状态及一截止状态之间切换，第二控制极452输出一第二控制讯号至第二受控极305以控制第二晶体管开关352于一导通状态及一截止状态之间切换。在一较佳实施例中，第一晶体管开关351之导通状态与第二晶体管开关352之导通状态之时序不重叠。在另一较佳实施例中，第一控制讯号与第二控制讯号之相位差为180度。
80.另外，控制器400的电源极461与第一晶体管开关351的汲极(即第一导电极301)电性连接，使得外部电源电性连接导电区801即可同时提供控制器400的操作电力，以及同时作为半桥结构的驱动电源。
81.第一层100有一第一外表面160，而第二层200具有一第二外表面270。第一外表面160上的导电区801、802、803、805与散热绝缘层500接触，将热传导至散热绝缘层500，并透过与散热金属层600与外部空气接触而进行散热。而且散热绝缘层500与散热金属层600的散热面积大于导电区801、802、803、805总和面积，能有效提高散热效果。另外，第二外表面270跟外接空气接触，也透过导电区901、902将封装体的热有效的向外扩散。
82.本发明的多层板也可以包含一中间层900，其中间为空隔区，用以置放晶体基板的芯片300及控制器400于其中。而中间层900与第一层100及第二层200物理接触，使得芯片300及控制器400与外接环境隔绝，而达到保护芯片的效果。
83.图3a-e为根据本发明之又一较佳实施例的封装体的示意图。相较图1a-c所示的实施例，主要差异点除了在于本实施例的封装体的第一层具有复数空洞区，使导电层的复数个导电区位于其中，以及晶体基板的晶体管开关为一全桥结构。主要差异点及其他部分差异点请参见以下说明。
84.请同时参见图3a-e，其中图3a为各图沿着剖面线cc’的剖面示意图。封装体包含一多层基板具有一第一层100、一中间层900、一第二层200及至少一导电层。第二层200个包含复数个导通孔，且第一层100有一第一外表面160及第二层200具有一第二外表面270。中间层900位于第一层及第二层之间，其中间为空隔区，用以置放晶体基板的芯片300及310于其中。而中间层900与第一层100及第二层200物理接触，使得晶体基板与外接环境隔绝，而达到保护芯片的效果。第二层200的复数个导通孔包含导通孔101、104、111、114、201、204、211以及214。其中，导通孔101、104、111及114属于贯穿中间层900及第二层200的盲孔(blind hole)。请同时参见图3b及图3e，导电层具有复数个导电区，其中导电区801、802、803、805、806、811、812、813、815、816与第一层100物理接触，而导电区901、904、911及914与第二层200物理接触。在本实施例中，第一层100具有复数空洞区，导电区801、802、803、805、806、811、812、813、815、816位于其中，并与晶体基板中对应晶体管开关直接电性连接。
85.请同时参见图3c及图3d，分别显示晶体基板的两个表面。晶体基板具有芯片300及310。芯片300具有两个晶体管开关，分别是一第一晶体管开关351及一第二晶体管开关352。芯片310也具有两个晶体管开关，分别是一第三晶体管开关353及一第四晶体管开关354。第一晶体开关351具有一第一导电极301、一第二导电极303以及一第一受控极302，第二晶体管开关352具有一第三导电极304、一第四导电极306以及一第二受控极305。第三晶体开关353具有一第五导电极311、一第六导电极313以及一第三受控极312，第四晶体管开关354具有一第七导电极314、一第八导电极316以及一第四受控极315。
86.请再参见图3b及图3e，为第一层100的第一外表面160及第二层的第二外表面270的示意图。本实施例的复数个导通孔的每个导通孔具有导电直柱，分别电性连接导电层的导电区801～806、811～816、901、904、911及914的至少部分，详细说明如下。
87.导通孔101同时对应到导电区801及901，并透过其中的导电直柱而使导电区801及901电性连接。导通孔201也对应到导电区901，并透过导通孔201中的导电直柱261电性连接到第一晶体管开关351的第一导电极301，即导电区801与第一导电极301电性连接。导电区802与第一晶体管开关351的第一受控极302直接物理接触而电性连接。导电区803与第一晶体管开关351的第二导电极303直接物理接触而电性连接。导通孔104同时对应到导电区803及904，并透过导通孔104中的导电直柱161而使导电区803及904电性连接。导电区805与第二晶体管开关352的第二受控极305直接物理接触而电性连接。导电区806与第二晶体管开关352的第四导电极306直接物理接触而电性连接。导通孔204中的导电直柱电性连接到第二晶体管开关352的第三导电极304以及导电区904，因此第二晶体管开关352的第三导电极304与第一晶体管开关351第二导电极303电性连接。导通孔111同时对应到导电区811及911，并透过其中的导电直柱而使导电区811及911电性连接。导通孔211也对应到导电区911，并透过导通孔211中的导电直柱271电性连接到第三晶体管开关353的第五导电极311，即导电区811与第五导电极311电性连接。导电区812与第三晶体管开关353的第三受控极312直接物理接触而电性连接。导电区813与第三晶体管开关353的第六导电极313直接物理接触而电性连接。导通孔114同时对应到导电区813及914，并透过导通孔114中的导电直柱171而使导电区813及914电性连接。导电区815与第四晶体管开关354的第四受控极315直接物理接触而电性连接。导电区816与第四晶体管开关354的第八导电极316直接物理接触而电性连接。导通孔214中的导电直柱电性连接到第四晶体管开关354的第七导电极314以及导电区904，因此第四晶体管开关354的第七导电极314与第三晶体管开关353第六导电极313电性连接。
88.在本实施例中，第一晶体管开关351第二导电极303与第二晶体管352的第三导电极304电性连接，而形成半桥结构；第三晶体管开关353的第六导电极313与第四晶体管354的第七导电极314电性连接，而形成半桥结构。因此，本实施例为一全桥结构。本实施例也可以额外包含一控制器。控制器可以产生第一控制讯号、第二控制讯号、第三控制讯号以及第四控制讯号来分别控制第一晶体管开关351、第二晶体管352、第三晶体管开关353及第四晶体管开关354的导通与截止。在一较佳实施例中，第一晶体管开关351之导通状态与第二晶体管开关352之导通状态之时序不重叠；第三晶体管开关353之导通状态与第四晶体管开关354之导通状态之时序也不重叠。在另一较佳实施例中，第一控制讯号与第二控制讯号之相位差为180度，而第三控制讯号与第四控制讯号之相位差也为180度。在一更佳实施例中，第
一晶体管开关351、第二晶体管352、第三晶体管开关353及第四晶体管开关354的周期性导通(及截止)顺序为第四晶体管开关354、第一晶体管开关351、第三晶体管开关353、第二晶体管开关352，而达到软切换之功能。
89.图4a-e为根据本发明之再一较佳实施例的封装体的示意图。相较图1a-c所示的实施例，主要差异点除了在于晶体基板的晶体管开关为一三相桥式结构以及该三相桥式结构具有一共同电源接垫。主要差异点及其他部分差异点请参见以下说明主要差异点及其他部分差异点请参见以下说明。
90.请同时参见图4a-e，其中图4a为各图沿着剖面线dd’的剖面示意图。封装体包含一多层基板，具有一第一层100、一中间层900、一第二层200及至少一导电层。第二层200个包含复数个导通孔，且第一层100有一第一外表面160及第二层200具有一第二外表面270。中间层900位于第一层及第二层之间，其中间为空隔区，用以置放晶体基板的芯片300、310、320、330、340、350于其中。而中间层900与第一层100及第二层200物理接触，使得晶体基板与外接环境隔绝，而达到保护芯片的效果。第二层200的复数个导通孔包含导通孔161、201、204、214、224、263、273以及283。其中，导通孔101、263、273、283属于贯穿中间层900及第二层200的盲孔(blind hole)。请同时参见图4b及图4e，导电层具有复数个导电区，其中导电区801、802、803、805、806、812、813、815、816、822、823、825、826、862、865、872、875、882及885与第一层100物理接触，而导电区901、904、914及924与第二层200物理接触。在本实施例中，第一层100具有复数空洞区，导电区801、802、803、805、806、812、813、815、816、822、823、825、826位于其中，并与晶体基板中对应晶体管开关直接电性连接。而导电区862、865、872、875、882及885位于第一层100的下表面170。
91.请同时参见图4c及图4d，分别显示晶体基板的两个表面。芯片300有一第一晶体管开关351，其具有一第一导电极301、一第二导电极303以及一第一受控极302。芯片330有一第二晶体管开关352，其具有一第三导电极304、一第四导电极306以及一第二受控极305。芯片310有一第三晶体管开关353，其具有一第五导电极311、一第六导电极313以及一第三受控极312。芯片340有一第四晶体管开关354，其具有一第七导电极314、一第八导电极316以及一第四受控极315。芯片320有一第五晶体管开关355，其具有一第九导电极321、一第十导电极323以及一第五受控极322。芯片350有一第六晶体开关356，其具有一第十一导电极324、一第十二导电极326以及一第六受控极326。
92.请再参见图4b及图4e，为第一层100的第一外表面160及第二层的第二外表面270的示意图。本实施例的复数个导通孔的每个导通孔具有导电直柱，分别电性连接导电层的导电区的至少部分，详细说明如下。
93.导通直柱161同时对应到导电区801及901，并透过其中的导电直柱而使导电区801及901电性连接。导通孔201也对应到导电区901，并透过导通孔201中的导电直柱261电性连接到第一晶体管开关351的第一导电极301、第三晶体管开关353的第五导电极311以及第五晶体管开关355的第九导电极321，即导电区801与第一导电极301、第五导电极311及第九导电极321电性连接，因此本实施例的导电区801为三相桥式结构的共同电源接垫。导电区862作为一导电线路电性连接导电区802与第一晶体管开关351的第一受控极302。导电区865作为一导电线路电性连接导电区805与第二晶体管开关352的第二受控极305。导电区872作为一导电线路电性连接导电区812与第三晶体管开关353的第三受控极
312。导电区875作为一导电线路电性连接导电区815与第四晶体管开关354的第四受控极315。导电区882作为一导电线路电性连接导电区822与第五晶体管开关355的第五受控极322。导电区885作为一导电线路电性连接导电区825与第六晶体管开关356的第六受控极325。导电区803与第一晶体管开关351的第二导电极303直接物理接触而电性连接。导电区806与第二晶体管开关352的第四导电极306直接物理接触而电性连接。导电区813与第三晶体管开关353的第六导电极313直接物理接触而电性连接。导电区816与第四晶体管开关354的第八导电极316直接物理接触而电性连接。导电区823与第五晶体管开关355的第十导电极323直接物理接触而电性连接。导电区826与第四晶体管开关356的第十二导电极326直接物理接触而电性连接。导通孔263的导电直柱电性连接导电区803及904，且导通孔204的导电直柱电性连接导电区904及第二晶体管开关352的第三导电极304，而使第一晶体管开关351的第二导电极303与第二晶体管开关352的第三导电极304电性连接。导通孔273的导电直柱电性连接导电区813及914，且导通孔214的导电直柱电性连接导电区914及第四晶体管开关354的第七导电极314，而使第三晶体管开关353的第六导电极313与第四晶体管开关354的第七导电极314电性连接。导通孔283的导电直柱电性连接导电区823及924，且导通孔224的导电直柱电性连接导电区924及第六晶体管开关354的第十一导电极324，而使第五晶体管开关355的第十导电极323与第六晶体管开关356的第十一导电极324电性连接。透过上述的电性连接方式，使本实施例的晶体管形成三相桥式结构。
94.本实施例也可以额外包含一控制器。控制器可以产生第一控制讯号、第二控制讯号、第三控制讯号、第四控制讯号、第五控制讯号以及第六控制讯号来分别控制第一晶体管开关351、第二晶体管352、第三晶体管开关353、第四晶体管开关354、第五晶体管开关355、第六晶体管开关356的导通与截止。在一较佳实施例中，第一晶体管开关351之导通状态与第二晶体管开关352之导通状态之时序不重叠；第三晶体管开关353之导通状态与第四晶体管开关354之导通状态之时序也不重叠；第五晶体管开关355之导通状态与第六晶体管开关356之导通状态之时序也不重叠。在另一较佳实施例中，第一控制讯号与第二控制讯号之相位差为180度，第三控制讯号与第四控制讯号之相位差也为180度，第五控制讯号与第六控制讯号之相位差为180度，而且第一控制讯号、第三控制讯号与第五控制讯号之两两之间的相位差为120度，以及第二控制讯号、第四控制讯号与第六控制讯号两两之间的相位差为120度。
95.上述的多个实施例间虽有一些不同的的差异点，但这些差异点可以根据实际应用场合而组合应用而不影响本发明之主要功能及优点。
96.综上所述本发明在上文中已以实施例揭露，然熟习本项技术者应理解的是，所述实施例仅用于描绘本发明，而不应解读为限制本发明的范围。应注意的是，与上述实施例等效的变化与置换，均应视为涵盖于本发明的范畴内。
技术特征：
1.一种封装体，包含：一多层基板，具有一第一层及一第二层，该第一层及该二外层至少其中之一包含复数个导通孔；一晶体基板，具有一第一晶体管开关及一第二晶体管开关，该晶体基板位于该第一层及第二层之间，该第一晶体管开关具有一第一导电极、一第二导电极以及一第一受控极，以及该第二晶体管开关，具有一第三导电极、一第四导电极以及一第二受控极；以及至少一导电层，具有复数个彼此电性隔离的导电区；其中，该复数个导通孔中的每一导通孔具有一导电直柱，分别电性连接该至少一导电层的至少部分导电区至该第一晶体管开关的该第一导电极、该第二导电极及该第一受控极以及该第二晶体管开关的该第三导电极、该第四导电极及该第二受控极中的对应者。2.如权利要求1所述的封装体，更包含一控制器，具有一第一控制极及一第二控制极，该第一受控极对应的导电区电性连结该第一控制极，该第二受控极对应的导电区电性连结该第二控制极，该第一控制极输出一第一控制讯号至该第一受控极以控制该第一晶体管开关于一导通状态及一截止状态之间切换，该第二控制极输出一第二控制讯号至该第二受控极以控制该第二晶体管开关于一导通状态及一截止状态之间切换，其中该第一晶体管开关之该导通状态与该第二晶体管开关之该导通状态之时序不重叠。3.如权利要求1所述的封装体，其中该第二导电极与该第三导电极对应至同一导电区，透过对应的该些导电直柱而彼此电性连接。4.一种封装体，包含：一多层基板，具有一第一层及一第二层，该第一层及该二外层至少其中之一包含复数个导通孔；一晶体基板，具有一第一晶体管开关、一第二晶体管开关、一第三晶体管开关、一第四晶体管开关，该晶体基板位于该第一层及第二层之间，该第一晶体管开关具有一第一导电极、一第二导电极以及一第一受控极，该第二晶体管开关具有一第三导电极、一第四导电极以及一第二受控极，该第三晶体管开关具有一第五导电极、一第六导电极以及一第三受控极，以及该第四晶体管开关，具有一第七导电极、一第八导电极以及一第四受控极；至少一导电层，具有复数个彼此电性隔离的导电区；其中，该复数个导通孔中的每一导通孔具有一导电直柱，分别电性连接该至少一导电层的至少部分导电区至该第一晶体管开关的该第一导电极、该第二导电极及该第一受控极、该第二晶体管开关的该第三导电极、该第四导电极及该第二受控极、第三晶体管开关的该第五导电极、该第六导电极及该第三受控极、该第四晶体管开关的该第七导电极、该第八导电极及该第四受控极中的对应者，且该第一导电极与该第五导电极电性连接至同一导电区，以及该第四导电极与第八导电极电性连接至同一导电区。5.如权利要求4所述的封装体，更包含一控制器，具有一第一控制极、一第二控制极、一第三控制极及一第四控制极，该第一受控极对应的导电区电性连结该第一控制极，该第二受控极对应的导电区电性连结该第二控制极，该第三受控极对应的导电区电性连结该第三控制极，该第四受控极对应的导电区电性连结该第四控制极，该第一控制极输出一第一控制讯号至该第一受控极以控制该第一晶体管开关于一导通状态及一截止状态之间切换，该第二控制极输出一第二控制讯号至该第二受控极以控制该第二晶体管开关于一导通状态
及一截止状态之间切换，该第三控制极输出一第三控制讯号至该第三受控极以控制该第三晶体管开关于一导通状态及一截止状态之间切换，该第四控制极输出一第四控制讯号至该第四受控极以控制该第四晶体管开关于一导通状态及一截止状态之间切换，其中该第一晶体管开关之该导通状态与该第二晶体管开关之该导通状态之时序不重叠，且该第三晶体管开关之该导通状态与该第四晶体管开关之该导通状态之时序不重叠。6.如权利要求5述的封装体，其中该第一控制讯号与第三控制讯号之相位差为180度，以及第二控制讯号与第四控制讯号之相位差为180度。7.一种封装体，包含：一多层基板，具有一第一层及一第二层，该第一层及该二外层至少其中之一包含复数个导通孔；一晶体基板，具有一第一晶体管开关、一第二晶体管开关、一第三晶体管开关、一第四晶体管开关、一第五晶体开关及一第六晶体开关，该晶体基板位于该第一层及第二层之间，该第一晶体管开关具有一第一导电极、一第二导电极以及一第一受控极，该第二晶体管开关具有一第三导电极、一第四导电极以及一第二受控极，该第三晶体管开关具有一第五导电极、一第六导电极以及一第三受控极，该第四晶体管开关具有一第七导电极、一第八导电极以及一第四受控极，该第五晶体管开关具有一第九导电极、一第十导电极以及一第五受控极，以及该第六晶体管开关具有一第十一导电极、一第十二导电极以及一第六受控极；至少一导电层，具有复数个彼此电性隔离的导电区；其中，复数个导通孔的每一导通孔具有一导电直柱，分别电性连接该至少一导电层的至少部分导电区至该第一晶体管开关的该第一导电极、该第二导电极及该第一受控极、该第二晶体管开关的该第三导电极、该第四导电极及该第二受控极、第三晶体管开关的该第五导电极、该第六导电极及该第三受控极、该第四晶体管开关的该第七导电极、该第八导电极及该第四受控极、第五晶体管开关的该第九导电极、该第十导电极及该第五受控极、该六晶体管开关的该第十一导电极、该第十二导电极及该第六受控极中的对应者。8.如权利要求7所述的封装体，其中该第一层具有复数空洞区，该至少一导电层的部分导电区位于其中，且不与该导电直柱电性连接的该些部分导电区与该晶体基板中对应晶体管开关直接电性连接。9.如权利要求8所述的封装体，更包含一导热绝缘层以及一散热金属层，该导热绝缘层位于该第一层之上，而该散热金属层位于该导热绝缘层之上。10.如权利要求7所述的封装体，更包含一控制器，具有一第一控制极、一第二控制极、一第三控制极、一第四控制极、一第五控制极及一第六控制极，该第一受控极对应的导电区电性连结该第一控制极，该第二受控极对应的导电区电性连结该第二控制极，该第三受控极对应的导电区电性连结该第三控制极，该第四受控极对应的导电区电性连结该第四控制极，该第五受控极对应的导电区电性连结该第五控制极，该第六受控极对应的导电区电性连结该第六控制极，该第一控制极输出一第一控制讯号至该第一受控极以控制该第一晶体管开关于一导通状态及一截止状态之间切换，该第二控制极输出一第二控制讯号至该第二受控极以控制该第二晶体管开关于一导通状态及一截止状态之间切换，该第三控制极输出一第三控制讯号至该第三受控极以控制该第三晶体管开关于一导通状态及一截止状态之间切换，该第四控制极输出一第四控制讯号至该第四受控极以控制该第四晶体管开关于一
导通状态及一截止状态之间切换，该第五控制极输出一第五控制讯号至该第五受控极以控制该第五晶体管开关于一导通状态及一截止状态之间切换，该第六控制极输出一第六控制讯号至该第六受控极以控制该第六晶体管开关于一导通状态及一截止状态之间切换，其中该第一晶体管开关之该导通状态与该第二晶体管开关之该导通状态之时序不重叠，该第三晶体管开关之该导通状态与该第四晶体管开关之该导通状态之时序不重叠，且该第五晶体管开关之该导通状态与该第六晶体管开关之该导通状态之时序不重叠。11.如权利要求10所述的封装体，其中该第一控制讯号、第三控制讯号与第五控制讯号之两两之间的相位差为120度，以及第二控制讯号、第四控制讯号与第六控制讯号两两之间的相位差为120度。
技术总结
本发明公开了一种封装体，包含一多层基板、至少一导电层以及一晶体基板。多层基板具有一第一层及一第二层。第一层及第二层至少其中之一包含复数个导通孔。晶体基板具有一第一晶体管开关及一第二晶体管开关，且位于第一层及第二层之间。第一晶体管开关具有一第一导电极、一第二导电极以及一第一受控极。第二晶体管开关具有一第三导电极、一第四导电极以及一第二受控极。至少一导电层具有复数个彼此电性隔离的导电区。复数个导通孔中的每一导通孔具有一导电直柱，分别电性连接导电层的至少部分导电区至第一晶体管开关的第一导电极、第二导电极及第一受控极以及第二晶体管开关的第三导电极、第四导电极及第二受控极中的对应者。第四导电极及第二受控极中的对应者。第四导电极及第二受控极中的对应者。
