具有硬件滤波器和整流器的数字旋转变压器解码器的制作方法
1.本发明总体上涉及旋转变压器解码器，并且特别地涉及具有硬件滤波器和硬件整流器的数字旋转变压器解码器。
背景技术：
2.牵引电机控制对于电动汽车(ev)应用非常重要。轴线旋转角度测量在牵引电机控制中起着关键作用。电机轴线(axis)(也称为电机轴(shaft))的旋转角度通常由旋转变压器测量。
3.旋转变压器(resolver)(也称为电机旋转变压器)是一种电磁传感器，其可以用于各种位置和速度反馈应用，诸如伺服电机反馈应用。旋转变压器是一种特殊类型的旋转的变压器，其由圆柱形转子和定子组成。转子附接到电机轴并且随电机轴旋转。旋转变压器通常具有初级绕组和两个次级绕组。初级绕组可以是转子上的转子绕组，并且次级绕组可以是定子上的两个定子绕组。两个次级绕组以机械方式布置，使得它们的物理关系偏移90
°
角。
4.旋转变压器用于生成输出信号，该输出信号指示电机轴相对于参考点在电机轴旋转一整圈的空间内或在从0
°
到360
°
的对应角位移空间内的角位置。为了生成输出信号，在初级绕组处施加转子激励信号 (例如，正弦波信号)。次级绕组的物理关系产生数学/电气关系，使得在次级绕组中的第一次级绕组处的第一输出信号是由进行幅度调制的正弦波信号，并且次级绕组中的第二次级绕组处的第二输出信号是由进行幅度调制的正弦波信号，其中是电机轴的角位置(也可以称为电机轴的角度)。然后旋转变压器输出信号由旋转变压器解码器解码以获取角度的估计。本领域需要以较低硬件成本和/或较低计算能力要求来提供角度的准确估计的旋转变压器解码器。
技术实现要素：
5.在一些实施例中，一种旋转变压器解码器电路包括：被配置为计算预定时间段上的第一数字信号的第一加权和的第一滤波器电路，其中第一数字信号包括来自旋转变压器的第一次级绕组的第一模拟信号的第一数字样本；被配置为计算预定时间段上的第二数字信号的第二加权和的第二滤波器电路，其中第二数字信号包括来自旋转变压器的第二次级绕组的第二模拟信号的第二数字样本，其中第一模拟信号和第二模拟信号被配置为由被施加到旋转变压器的输入绕组的正弦波信号感应出；以及被配置为通过分别调节第一加权和的第一符号和调节第二加权和的第二符号来生成第一输出和第二输出的整流器。
6.在一些实施例中，一种具有集成的旋转变压器解码器电路的处理器，处理器包括：模数转换器(adc)电路，该adc电路被配置为：通过转换来自旋转变压器的正弦绕组的第一模拟信号来生成第一数字样本，以及通过转换来自旋转变压器的余弦绕组的第二模拟信号来生成第二数字样本，第一模拟信号和第二模拟信号是通过用正弦波信号激励旋转变压器
的输入绕组而生成的；耦合到adc电路并且被配置为计算预定时间段上的第一数字样本的第一加权和的第一抽头延迟线(tdl)滤波器；耦合到adc电路并且被配置为计算预定时间段上的第二数字样本的第二加权和的第二tdl滤波器；被配置为通过分别调节第一加权和的第一符号和第二加权和的第二符号来生成第一输出和第二输出的整流器；以及耦合到整流器的中央处理单元。
7.在一些实施例中，一种操作旋转变压器解码器电路的方法包括：将来自旋转变压器的正弦绕组的第一模拟信号转换为第一数据样本；将来自旋转变压器的余弦绕组的第二模拟信号转换为第二数据样本；计算预定时间段上的第一数据样本的第一加权和；计算预定时间段上的第二数据样本的第二加权和；基于预定时间段在正弦波信号的周期内的位置调节第一加权和的第一符号和第二加权和的第二符号；在该调节之后，将第一加权和除以第二加权和以获取值；以及确定该值的反正切以获取角度。
附图说明
8.本发明的一个或多个实施例的细节在附图和以下描述中阐述。本发明的其他特征、目的和优点将从描述和附图以及权利要求中很清楚。在附图中，相同的附图标记在各个视图中通常表示相同的组成部分，为了简洁起见，通常不会对其进行重新描述。为了更完整地理解本发明，现参考以下结合附图进行的描述，在附图中：
9.图1示出了一个实施例中的电机系统的框图；
10.图2示出了一个实施例中的旋转变压器中的初级绕组和次级绕组；
11.图3示出了一个实施例中的旋转变压器的输入信号和输出信号；
12.图4示出了一个实施例中的旋转变压器解码器的框图；
13.图5示出了一个实施例中的旋转变压器解码器中的数字滤波器的示意图；
14.图6示出了一个实施例中的用于分配滤波器抽头系数的策略；
15.图7a和7b示出了另一实施例中的用于分配滤波器抽头系数的策略；
16.图8示出了又一实施例中的用于分配滤波器抽头系数的策略；以及
17.图9示出了一些实施例中的用于操作旋转变压器解码器电路的方法的流程图。
具体实施方式
18.下面详细讨论当前优选实施例的制作和使用。然而，应当理解，本发明提供了很多可应用的发明概念，这些概念可以体现在各种各样的特定环境中。所讨论的具体实施例仅用于说明制造和使用本发明的具体方式，并不限制本发明的范围。
19.本发明将在特定上下文中针对示例性实施例进行描述，即，具有硬件滤波器和硬件整流器的数字旋转变压器解码器。
20.图1示出了一个实施例中的电机系统100的框图。注意，为简单起见，并未示出电机系统100的所有特征。
21.参考图1，电机控制系统101包括电机101，电机101可以是例如三相电机。电机101由功率级121驱动，功率级121可以包括为电机101提供驱动电压的驱动电路。例如，功率级121可以包括三个并联驱动电路，每个驱动电路用于驱动电机101的三个相中的一个相。驱动电路中的每个可以具有其相应功率开关(例如，高压侧功率开关和低压侧功率开关)。功
率级121由中央处理单元(cpu)109控制。cpu 109具有存储器模块108(例如，非易失性存储器)。存储器模块108可以存储用于电机控制算法的计算机程序(例如，计算机代码)。此外，存储器模块108可以存储与例如系统设置或滤波器电路115的滤波器系数相关的各种参数。
22.如图1所示，旋转变压器103的转子耦合到电机轴，使得转子与电机轴一起旋转。旋转变压器103的两个次级绕组提供两个输出信号 104a和104b，两个输出信号104a和104b可以用于确定电机轴的角度图2和3示出了关于旋转变压器103和输出信号104a和104b 的细节。
23.暂时参考图2，图2示出了旋转变压器103的初级绕组131和旋转变压器103的两个次级绕组，其中次级绕组包括第一次级绕组133 和第二次级绕组135。初级绕组131可以是转子绕组，并且次级绕组 133/135可以是两个定子绕组。两个次级绕组133/135被机械地布置成使得它们的线圈偏移90
°
角。
24.旋转变压器103通过用激励电压v
in
激励或刺激初级绕组131在次级绕组133/135处生成输出信号，激励电压v
in
是由 v
in
＝a*sin(ωct)表示的正弦波信号，其中ωc是为正弦波信号的角频率，a是正弦波信号的幅度。正弦波信号v
in
在次级绕组133/135 中的每个处感应出电压。次级绕组133/135处的输出电压是正弦波信号v
in
的幅度调制版本，其中正弦波信号v
in
的幅度由电机轴的角度的正弦和余弦调制。例如，跨第一次级绕组133的端子的电压v
sin
和跨第二次级绕组135的端子的电压v
cos
可以由下式表示：
[0025][0026][0027]
其中k是旋转变压器103的传输比。对于给定旋转变压器103，传输比k是常数。由于第一次级绕组133的输出电压v
sin
由进行幅度调制，因此第一次级绕组133也称为旋转变压器103的正弦绕组。类似地，第二次级绕组135也称为旋转变压器103的余弦绕组。在所示示例中，输出电压v
sin
是图1中的输出信号104a，并且输出电压 v
cos
是图1中的输出信号104b。
[0028]
注意，电机轴的角度实际上是时变信号，并且可以由下式表示：其中ωm是电机轴的角频率。然而，正弦波信号v
in
的角频率ωc被选择为远高于电机轴的角频率ωm(例如，ωc＞＞ωm)，并且因此，在正弦波信号的周期t(t＝2π/ωc)期间，电机轴的角度变化很小并且可以被认为是常数。如将在下文更详细地讨论的，旋转变压器解码器130的信号处理在正弦波信号的一个周期(period)t(也称为循环(cycle))内处理输出电压v
sin
和v
cos
的数字样本。因此，出于由旋转变压器解码器130执行的信号处理的目的，电机轴的角度可以被视为常数(例如，在每个周期t内恒定)，并且在下文中的等式中表示为常数角度以简化分析。
[0029]
图3示出了一个实施例中的旋转变压器103的输入信号v
in
以及输出信号v
sin
和v
cos
。此外，图3进一步示出了调制输入信号v
in
幅度的电机轴角度图3顶部的三个子图分别示出了信号v
in
、v
sin
和v
cos
。图3底部的子图示出了轴角度子图的x轴对准并且表示时间，y
轴表示信号的值。图3中的曲线301示出了调制正弦波信号 v
sin
的包络遵循缓慢变化的调制信号的形状。类似地，图3中的曲线303示出了调制正弦波信号v
cos
的包络遵循缓慢变化的调制信号的形状。
[0030]
再次参考图1，激励电压v
in
由激励电路105生成，激励电路105 可以是或包括低通滤波器。激励电路105接受由pwm电路107生成的脉宽调制(pwm)信号作为输入。pwm电路107(也称为pwm 外围设备)由cpu 109控制并且生成pwm脉冲序列，该pwm脉冲序列在由激励电路105处理(例如，滤波)之后变成正弦波信号v
in
。
[0031]
仍然参考图1，来自旋转变压器103的输出信号104a和104b由缓冲电路119处理。缓冲电路119执行信号调节功能，诸如修改/去除输出信号104a和104b的偏移(例如，dc电平)、和/或电压转换。例如，输出信号104a和104b的电压可以具有在大约17v到大约20v 之间的幅度。缓冲电路119将输出信号104a和104b的幅度转换(例如，缩放)到与模数转换器(adc)电路117兼容的电压范围，诸如在大约3v到大约5v之间。缓冲电路119的输出是信号106a和106b，它们可以分别是信号104a和104b的缩放版本。换言之，信号106a 是由缓冲电路119处理后的信号104a，而信号106b是由缓冲电路 119处理后的信号104b。
[0032]
缓冲电路119的输出被发送到旋转变压器解码器130(也称为数字旋转变压器解码器或旋转变压器解码器电路)。基于信号106a和 106b的数字样本，旋转变压器解码器130生成电机轴的角度的估计角度如图1所示，旋转变压器解码器130包括模数转换器(adc) 电路117、滤波器电路115、硬件整流器113和角度计算电路111。 adc电路117将信号106a和106b转换为数字样本。滤波器电路115 计算预定时间段(例如，持续时间t/2)上的信号106a的数字样本的第一加权和，并且计算预定时间段(例如，持续时间t/2)上的信号106b的数字样本的第二加权和，其中预定时间段在正弦波信号 sin(ωct)的周期t的前半部分或后半部分内。硬件整流器113根据预定时间段是在正弦波信号的周期t的前半部分还是后半部分内来调节第一加权和和第二加权和的符号。硬件整流器113的输出被发送到角度计算电路111以获取角度作为电机轴的角度的估计。下文将参考图4、图5、图6讨论更多细节。
[0033]
在一些实施例中，角度计算电路111在旋转变压器解码器130中被省略，并且角度计算电路111的功能由cpu 109执行。换言之，代替使用专用硬件(例如，角度计算电路111)计算估计角度cpu 109 计算估计角度
[0034]
在一些实施例中，旋转变压器解码器130、cpu 109、存储器模块108、pwm电路107(如果形成)和cpu 109的其他外围模块被集成到与单个半导体器件150相同的半导体衬底上，该半导体衬底可以称为处理器150、具有集成旋转变压器解码器的微控制器150、或简称为微控制器150。与其中旋转变压器解码器130在专用半导体器件 (例如，专用集成电路(asic))中实现并且cpu 109在另一器件中实现的解决方案相比，所公开的微控制器150具有电机控制系统 100的集成密度更高(因此成本更低)的优点。与其中cpu 109实现旋转变压器解码器130的部分或全部功能的软件解决方案相比，微控制器150的公开结构将计算密集型任务(例如，计算滤波器电路115 的输出的任务)卸载到硬件电路，因此cpu 109可以为其他系统任务保留更多的计算资源。结果，提高了电机控制系统100的实时性能。
[0035]
图4示出了一个实施例中的旋转变压器解码器130的框图。图4 的旋转变压器解码
器130示出了比图1的更多的细节，并且可以用作图1的旋转变压器解码器130。
[0036]
如图4所示，信号106a(例如，对应于v
sin
信号)和106b(例如，对应于v
cos
信号)被发送到adc电路117以转换为数字样本。 adc电路117可以包括两个模数转换器118a和118b、或两个输入通道118a和118b，以同步地转换信号106a和106b。例如，同一采样时钟信号120可以用于驱动用于转换信号106a和106b的电路(例如，118a和118b)，使得信号106a和106b在同一时刻被采样。因此，信号106a和106b的数字样本对被发送到滤波器电路115，其中每对中的两个数字样本在同一时刻被采样。
[0037]
滤波器电路115具有两个有限脉冲响应(fir)滤波器115a和 115b。信号106a的数字样本被发送到fir滤波器115a，并且信号 106b的数字样本被发送到fir滤波器115b。fir滤波器115a和115b 的细节在图5中示出。
[0038]
暂时参考图5，图5示出了fir滤波器115a和115b的示意图。如图5所示，fir滤波器115a具有带有多个延迟元件401的抽头延迟线(tdl)，该tdl可以实现为多个串联连接的存储器元件，诸如触发器。fir滤波器115a的tdl的输入是x(n)它是信号106a 的数字样本。tdl具有多个抽头，并且每个抽头具有相应系数403(标记为ak，k＝0、1、2、
……
、m)，该系数用于缩放(例如，乘以) 抽头处的值。换言之，每个系数403表示具有对应比例因子ak的乘数。 fir滤波器115a还具有多个加法器405，加法器405将所有缩放值相加以生成fir滤波器115a的输出。因此，fir滤波器115a计算在 tdl的输入处和在延迟元件401中的数字样本的加权和。fir滤波器 115b具有与fir滤波器115a相同的结构，但用于处理输入数据 y(n)，该输入数据是信号106b的数字样本。此外，fir滤波器115b 的滤波器系数403表示为bk，k＝0、1、2、
……
m，其可以独立于fir 滤波器115a的系数ak来选择。fir滤波器115a和115b的输出由下式给出：
[0039][0040][0041]
在所示实施例中，adc电路117的采样频率fs被选择为比正弦波信号sin(ωct)的频率fc高若干数量级(例如，10倍、20倍、100倍或更多)，其中fc＝ωc/(2π)在示例实施例中，fs与fc之间的比值被选择为2n，其中n是正整数(例如，n≥10)，诸如10、20或100。这表示，对于正弦波信号sin(ωct)的每个周期t，为信号106a生成 2n个数字样本，并且为信号106b生成2n个数字样本。此外，fir 滤波器115a/115b的抽头数目m+1被选择为使得被每个fir滤波器的tdl覆盖的持续时间等于或小于周期t的一半，或者等效地，m≤n。
[0042]
在一些实施例中，滤波器系数ak和bk被选择为1，使得fir滤波器115a和115b简单地计算在持续时间mts内所有数字样本的总和，其中ts＝1/fs是adc电路117的采样周期。当fir滤波器115a(或 115b)在tdl中的最早数字样本(例如，存储在tdl的最右边的延迟元件401中的数字样本)对应于信号106a(或106b)在正弦波信号sin(ωct)的周期t的起点(例如，t＝0)处的样本时，fir滤波器 115a(或115b)的输出是设置在正弦波信号的周期t的前半部分内的数字样本的总和。特别地，当m＝n时，存储在fir滤波器115a(或 115b)的抽头延迟线中的数字样本正好覆盖正弦波信号的周期t的前半部分。由于采样频率fs远高于正弦波信号sin(ωct)的频率fc，等式 (3)和(4)中的fir滤波器115a和115b的输出分别提供以下积分值的近似值：
[0043][0044][0045]
出于类似的原因，当存储在fir滤波器115a(或115b)的抽头延迟线中的最旧数字样本对应于信号106a(或106b)在正弦波信号 sin(ωct)的周期t的中点(例如，t＝t/2)处的样本时，等式(3)和 (4)中的滤波器115a和115b的输出分别提供以下积分值的近似值：
[0046][0047][0048]
注意，为简单起见，等式(5)和(6)(以及(7)和(8))中的积分值省略了正常数比例因子，该比例因子由例如等式(1)和(2) 中的正值a和k、以及缓冲电路119的正比例因子确定。如下文将讨论的，等式(5)和(6)或(7)和(8)中的积分值中的正常数比例因子不会改变稍后执行的角度计算的结果。
[0049]
回想一下，在图1中，由激励电路105用于生成正弦波信号 sin(ωct)的pwm脉冲是在cpu 109的控制下生成的。因此，cpu 109 知道正弦波信号sin(ωct)的时序，诸如正弦波信号sin(ωct)的周期t 的起点(例如，t＝0)、中点(例如，t＝t/2)或终点(例如，t＝t)。另外，由旋转变压器103、缓冲电路119和adc电路117引入的时间延迟是固定值，并且是已知的或者可以通过例如校准过程来测量。因此，cpu 109(或pwm电路107)已知馈入fir滤波器115a/115b 的数字样本(也称为数据样本)的时序信息，诸如哪个数字样本对应于幅度调制的正弦波信号的周期t内的起点、中点或终点。例如，在 fir滤波器115a/115b的输入处的与幅度调制的正弦波信号的周期t 的起点相对应的数字样本x(n)和y(n)可以通过对从激励电路105的输出处的正弦波信号的已知起点开始的预定时钟周期数(其对应于预定时间延迟)进行计数来标识。
[0050]
图1示出了从pwm电路107到硬件整流器113的控制信号路径 123。在一些实施例中，控制信号路径123用于发送数据样本的时序信息，诸如脉冲，该脉冲用于指示在fir滤波器115a/115b的输入处的当前数据样本x(n)和y(n)是与周期t的中点相对应的样本、或者等效地是与正弦波信号的2π周期内的角度π相对应的样本。诸如上面讨论的脉冲等时序形成用于指示fir滤波器115a/115b的当前输出对应于角度0到π之间的积分值(例如，等式(5)和(6))、或角度π到2π之间的积分值(例如，等式(7)和(8))。尽管图1示出了时序信息从pwm电路107发送到硬件整流器113，但是时序信息也可以从cpu 109发送到硬件整流器113。
[0051]
注意，等式(5)和(6)中的积分值v
sin
和v
cos
分别提供了按缩放的和的缩放版本，具有正值，因为对于0到π之间的角度具有正值。类似地，等式(7)和(8)中的积分值v
sin
和v
cos
分别提供了按
缩放的和的缩放版本，具有负值，因为对于π到2π之间的角度具有负值。等式(7)和(8)的积分值中的负比例因子可能会导致在基于和来计算估计轴角度时出现误差。因此，在一些实施例中，等式(7)和(8)的积分值通过乘以值-1或者等效地通过改变(或反转)等式(7)和(8) 的积分值的符号来调节(例如，校正)。
[0052]
再次参考图4，当fir滤波器115a/115b的输出对应于等式(7) 和(8)的积分值时，或者等效地，当存储在fir滤波器115a/115b 的抽头延迟线中的数据样本是幅度调制的正弦波信号的周期t的后半部分(例如，在角度π到2π之间)中的数据样本时，硬件整流器 113通过例如使用乘法器601(例如，601a和601b)乘以值-1来校正fir滤波器115a/115b的输出。相反，当fir滤波器115a/115b 的输出对应于等式(5)和(6)的积分值时，或者等效地，当存储在 fir滤波器115a/115b的抽头延迟线中的数据样本是在幅度调制的正弦波信号的周期t的前半部分(例如，在角度0到π之间)中的数据样本时，硬件整流器113使fir滤波器115a/115b的输出通过，例如，通过乘以值1。
[0053]
硬件整流器113的符号表603跟踪fir滤波器115/117的输出的符号。换言之，符号表603确定乘法值1还是-1用于与fir滤波器 115a/115b的输出相乘。如上所述，控制信号路径123发送数据样本的时序信息，或者等效地，发送关于fir滤波器115a/115b的输出是对应于等式(5)和(6)还是对应于等式(7)和(8)的时序信息。例如，控制信号路径123可以每半个周期t发送一次所谓的“过零脉冲”，该过零脉冲指示fir滤波器115a/115b的当前输出是对应于等式(5)和(6)还是对应于等式(7)和(8)。在一些实施例中，符号表603以乘法值1开始，并且每次接收到过零脉冲时在1到-1之间切换乘法值。因此，在所示实施例中，硬件整流器113每半个周期t 将fir滤波器115a/115b的输出与值1或-1相乘，使得硬件整流器 113的输出总是按正比例因子缩放后的和的值。
[0054]
仍然参考图4，硬件整流器113的输出被发送到角度计算电路 111，角度计算电路111执行反正切函数和后处理以求出角度的估计角度具体地，角度计算电路111通过下式求出第一角度α
[0055][0056]
在一些实施例中，作为低成本解决方案，反正切函数被实现为查表(lut)，其中计算的值并且将其用作lut的索引以求出反正切函数的值。注意，由反正切函数计算的角度α在-π/2 到π/2之间，而电机轴的角度在0到2π之间。后处理被执行以基于角度的象限计算估计角度角度的象限由和的符号确定。例如，如果基于和的符号，角度在第一象限内，则如果角度在第二象限内，则如果角度在第三象限内，则如果角度在第四象限内，则然后将估计角度发送到cpu 109。cpu 109可以基于电机控制算法确定电
机101的驱动电压，使得电机101以闭环控制方式被控制。
[0057]
本领域技术人员将容易理解，cpu 109可以在电机101的操作期间生成在多个时间段上连续持续的正弦波信号。对正弦波信号的每个周期t重复执行上述处理(其针对正弦波信号的每半个周期生成估计角度)，使得cpu 109以正弦波信号的周期的两倍获取电机轴的角度的已更新估计。
[0058]
所公开的fir滤波器115a/115b在正弦波信号的周期t的前半部分或后半部分上对幅度调制的正弦波信号进行积分(例如，相加)，这具有提高和(其缩放版本)的计算值的质量(例如，信噪比(snr))的优点。这是因为，在实际系统中，旋转变压器103 的输出电压v
sin
和v
cos
具有噪声(例如，随机噪声)，这会降低输出电压的质量。积分运算(参见等式(5)和(6)、或(7)和(8)) 对随机噪声进行平均，从而降低了噪声功率，而不会对正在计算的值 (和)产生不利影响。与直接使用来自adc电路117 的每对数字样本来计算反正切的方法相比，所公开的处理提供了估计角度的精度的显著提高。
[0059]
在以上讨论中，fir滤波器115a/115b的系数被设置为值1以简化讨论。然而，fir滤波器115a/115b的系数可以选择为不同值以提高性能。例如，与接近正弦波信号的0、π和2π的角度相对应的数字样本具有较小幅度，并且由于系统中的随机噪声，这些数字样本的质量(例如，较低snr)低于与接近π/2或3π/2的角度相对应的数字样本。因此，为具有较低质量的数字样本(例如，接近正弦波信号的过零位置)分配较小权重(例如，具有较小值的滤波器系数)、以及为具有较高质量的数字样本(例如，接近正弦波信号的最大值位置)分配较高权重可能是有利的。图6示出了改进fir滤波器115a和115b 的输出质量的权重分配策略。
[0060]
参考图6，fir滤波器115a(或115b)的抽头系数(参见例如图6中的a1、a2、
……
、ak)被选择为等于或成比例于在与滤波器抽头的位置相对应的位置处的正弦波信号的值。例如，抽头系数的幅度遵循正弦波信号的包络(例如，周期t的一半中的包络)。
[0061]
图7a和7b示出了用于分配fir滤波器115aa(或115b)的抽头系数的另一种策略。在图7a和7b的示例中，抽头系数不遵循正弦波信号的包络，但对于旋转变压器输出信号具有较大幅度的数字样本，抽头系数仍然较大，而对于旋转变压器输出信号具有较小幅度的数字样本，抽头系数较小。例如，抽头系数可以通过计算向量a与其自身的卷积来计算，其中向量a中的值遵循正弦波信号的包络(例如，在周期t的一半中)。图7a绘制了示例向量a＝[0.309 0.588 0.809 0.951 1.000 0.951 0.809 0.588 0.309]。由向量b表示的抽头系数是向量a与其自身的卷积(例如，b＝a*a)。对于上面的示例向量a，对应抽头系数为b＝[0.019 0.073 0.169 0.308 0.478 0.660 0.828 0.951 1.000 0.951 0.828 0.660 0.478 0.308 0.169 0.073 0.019]。图7b绘制了抽头系数b。从图7b中可以看出，这种向量a的卷积具有钟形，其突出(例如，放大)了中心部分并且衰减(例如，减少)了尾部部分 (例如，钟形的边缘处的部分)。这进一步提高了fir滤波器115a 和115b的输出质量。
[0062]
图8示出了另一种抽头系数分配策略。在图8中，只有与正弦波信号峰值周围的位置相对应的滤波器抽头(参见图8中正弦波信号峰值周围的中央区域δα)被分配非零值，并且中央区域之外的滤波器抽头(例如，靠近零交叉位置)被分配零值。换言之，在计算中只使用具有高snr的数字样本。
[0063]
虽然等式(5)和(6)(或(7)和(8))中的积分是在正弦波信号的周期t的整个前半部
分或整个后半部分上，但本领域技术人员将容易理解，这些仅仅是非限制性示例。积分范围、或者等效地fir 滤波器115a/115b中的抽头延迟线的跨度不必覆盖正弦波信号的周期t的整个前半部分或整个后半部分。相反，fir滤波器115a/115b 中的抽头延迟线可以仅覆盖正弦波信号的周期t的前半部分或后半部分的一部分。
[0064]
图9示出了一些实施例中的用于操作旋转变压器解码器电路的方法1000的流程图。应当理解，图9所示的实施例方法仅仅是很多可能的实施例方法的示例。本领域普通技术人员将认识到很多变化、替代和修改。例如，可以添加、移除、替换、重新布置和重复如图9所示的各种步骤。
[0065]
参考图9，在框1010，将来自旋转变压器的正弦绕组的第一模拟信号转换为第一数据样本。在框1020，将来自旋转变压器的余弦绕组的第二模拟信号转换为第二数据样本。在框1030，计算预定时间段上的第一数据样本的第一加权和。在框1040，计算预定时间段上的第二数据样本的第二加权和。在框1050，基于预定时间段在正弦波信号的周期内的位置调节第一加权和的第一符号和第二加权和的第二符号。在框1060，在该调节之后，将第一加权和除以第二加权和以获取值。在框1070，确定该值的反正切以获取角度。
[0066]
所公开的实施例可以实现优点。例如，滤波器电路115计算来自旋转变压器103的输出信号的加权和以获取和的缩放版本。滤波器电路115的平均效应降低了滤波器电路115的输出中的噪声，从而改进了对电机轴的角度的估计。此外，可以分配滤波器系数以跟随正弦波信号的幅度，从而向具有较大幅度的旋转变压器输出信号分配较高权重。这也提高了电机轴的角度估计的准确性。通过在正弦波信号的半周期t内的持续时间上执行积分操作，可以通过硬件整流器113容易地调节积分操作的输出的符号。与在整个周期t上的积分(其中周期t的后半部分中的每个数据样本需要乘以-1)相比，所公开的结构允许使用低复杂度的硬件整流器113。所公开的旋转变压器解码器130提供了一种可以与cpu 109集成的低成本硬件解决方案。硬件旋转变压器解码器130执行诸如fir滤波等计算密集型操作，这些操作将这些任务从cpu 109卸载，从而使得电机控制系统的实时性能得到提高。
[0067]
这里总结了本发明的示例实施例。还可以从说明书的全部内容和本文中提交的权利要求来理解其他实施例。
[0068]
示例1.在一个实施例中，一种旋转变压器解码器电路，包括：第一滤波器电路，被配置为计算预定时间段上的第一数字信号的第一加权和，其中所述第一数字信号包括来自旋转变压器的第一次级绕组的第一模拟信号的第一数字样本；第二滤波器电路，被配置为计算所述预定时间段上的第二数字信号的第二加权和，其中所述第二数字信号包括来自所述旋转变压器的第二次级绕组的第二模拟信号的第二数字样本，其中所述第一模拟信号和所述第二模拟信号被配置为由被施加到所述旋转变压器的输入绕组的正弦波信号感应出；以及整流器，被配置为通过分别调节所述第一加权和的第一符号和调节所述第二加权和的第二符号来生成第一输出和第二输出。
[0069]
示例2.根据示例1所述的旋转变压器解码器电路，其中所述整流器具有被配置为接收控制信号的输入端子，所述控制信号指示所述预定时间段是对应于所述正弦波信号的周期的前半部分还是所述正弦波信号的周期的后半部分。
[0070]
示例3.根据示例2所述的旋转变压器解码器电路，其中所述整流器被配置为：当所
述控制信号指示所述预定时间段对应于所述正弦波信号的周期的所述后半部分时，反转所述第一加权和的所述第一符号和所述第二加权和的所述第二符号；以及当所述预定时间段对应于所述正弦波信号的周期的所述前半部分时，保持所述第一加权和的所述第一符号和所述第二加权和的所述第二符号不变。
[0071]
示例4.根据示例1所述的旋转变压器解码器电路，还包括模数转换器(adc)电路，其中所述adc电路被配置为使用相同采样时钟信号对所述第一模拟信号和所述第二模拟信号进行采样。
[0072]
示例5.根据示例1所述的旋变解码器电路，还包括角度计算电路，其中所述角度计算电路被配置为：计算所述整流器的所述第一输出与所述整流器的所述第二输出之间的比值；以及通过对所述比值执行反正切函数，确定第一角度。
[0073]
示例6.根据示例5所述的旋转变压器解码器电路，其中所述旋转变压器的所述第一次级绕组是正弦绕组，并且所述旋转变压器的所述第二次级绕组是余弦绕组。
[0074]
示例7.根据示例5所述的旋转变压器译码电路，其中所述角度计算电路还被配置为：基于所述整流器的所述第一输出和所述第二输出的符号，确定由所述第一模拟信号和所述第二模拟信号指示的角度的象限；以及通过基于所确定的象限调节所述第一角度，确定由所述第一模拟信号和所述第二模拟信号指示的所述角度。
[0075]
示例8.根据示例1所述的旋转变压器解码器电路，其中所述第一滤波器电路和所述第二滤波器电路中的每个滤波器电路包括：输入端子；输出端子；抽头延迟线(tdl)，耦合到所述输入端子并且具有抽头，其中所述tdl的所述抽头中的每个抽头具有相应的权重因子；以及多个加法器，被配置为在所述输出端子处生成所述tdl的所述抽头处的数字值的加权和。
[0076]
示例9.根据示例8所述的旋转变压器解码器电路，其中所述tdl 的所述权重因子相等。
[0077]
示例10.根据示例8所述的旋转变压器解码器电路，其中所述 tdl的所述权重因子不同。
[0078]
示例11.根据示例10所述的旋转变压器解码器电路，其中所述tdl的所述权重因子的幅度遵循所述正弦波信号的包络。
[0079]
示例12.在一个实施例中，一种具有集成的旋转变压器解码器电路的处理器，所述处理器包括：模数转换器(adc)电路，被配置为：通过转换来自旋转变压器的正弦绕组的第一模拟信号来生成第一数字样本，以及通过转换来自所述旋转变压器的余弦绕组的第二模拟信号来生成第二数字样本，所述第一模拟信号和所述第二模拟信号通过用正弦波信号激励所述旋转变压器的输入绕组而生成；第一抽头延迟线(tdl)滤波器，耦合到所述adc电路并且被配置为计算预定时间段上的所述第一数字样本的第一加权和；第二tdl滤波器，耦合到所述adc电路并且被配置为计算所述预定时间段上的所述第二数字样本的第二加权和；整流器，被配置为通过分别调节所述第一加权和的第一符号和所述第二加权和的第二符号来生成第一输出和第二输出；以及中央处理单元(cpu)，耦合到所述整流器。
[0080]
示例13.根据示例12所述的处理器，其中所述整流器被配置为通过以下方式调节所述第一加权和的所述第一符号和所述第二加权和的所述第二符号：如果所述正弦波信号在所述预定时间段期间具有负值，则反转所述第一加权和的所述第一符号和所述第二加权
和的所述第二符号；以及如果所述正弦波信号在所述预定时间段期间具有正值，则保持所述第一加权和的所述第一符号和所述第二加权和的所述第二符号不变。
[0081]
示例14.根据示例12所述的处理器，其中所述adc电路被配置为同步地生成所述第一数字样本和所述第二数字样本。
[0082]
示例15.根据示例12所述的处理器，其中所述第一tdl滤波器具有用于在所述预定时间段内的第一时刻缩放所述第一数字样本的第一权重因子，其中所述第一权重因子中的至少一些第一权重因子与在所述预定时间段内的所述第一时刻所述正弦波信号的幅度成比例。
[0083]
示例16.根据示例12所述的处理器，其中所述cpu被配置为：基于所述整流器的所述第一输出和所述第二输出，确定由所述第一模拟信号和所述第二模拟信号指示的角度的象限；将所述整流器的所述第一输出除以所述整流器的所述第二输出以获取第一值；对所述第一值执行反正切函数以获取第一角度；以及基于所确定的象限调节所述第一角度，以获取由所述第一模拟信号和所述第二模拟信号指示的所述角度的估计。
[0084]
示例17.根据示例16所述的处理器，其中所述cpu被配置为使用查表来执行所述反正切函数。
[0085]
示例18.在一个实施例中，一种操作旋转变压器解码器电路的方法，所述方法包括：将来自旋转变压器的正弦绕组的第一模拟信号转换为第一数据样本；将来自所述旋转变压器的余弦绕组的第二模拟信号转换为第二数据样本；计算预定时间段上的所述第一数据样本的第一加权和；计算预定时间段上的所述第二数据样本的第二加权和；基于所述预定时间段在正弦波信号的周期内的位置调节所述第一加权和的第一符号和所述第二加权和的第二符号；在所述调节之后，将所述第一加权和除以所述第二加权和以获取值；以及确定所述值的反正切以获取角度。
[0086]
示例19.根据示例18所述的方法，其中调节所述第一加权和的所述第一符号和所述第二加权和的所述第二符号包括：当所述预定时间段在所述正弦波信号的所述周期的后半部分内时，反转所述第一加权和的所述第一符号和所述第二加权和的所述第二符号；以及当所述预定时间段在所述正弦波信号的所述周期的前半部分内时，保持所述第一加权和的所述第一符号和所述第二加权和的所述第二符号不变。
[0087]
示例20.根据示例18所述的方法，其中所述第一模拟信号和所述第二模拟信号使用模数转换器电路被同步地转换为数字样本。
[0088]
虽然已经参考说明性实施例描述了本发明，但是本说明书不旨在被解释为限制性的。参考说明书，本领域技术人员将清楚说明性实施例以及本发明的其他实施例的各种修改和组合。因此，所附权利要求旨在涵盖任何这样的修改或实施例。
技术特征：
1.一种旋转变压器解码器电路，包括：第一滤波器电路，被配置为计算预定时间段上的第一数字信号的第一加权和，其中所述第一数字信号包括来自旋转变压器的第一次级绕组的第一模拟信号的第一数字样本；第二滤波器电路，被配置为计算所述预定时间段上的第二数字信号的第二加权和，其中所述第二数字信号包括来自所述旋转变压器的第二次级绕组的第二模拟信号的第二数字样本，其中所述第一模拟信号和所述第二模拟信号被配置为由被施加到所述旋转变压器的输入绕组的正弦波信号感应出；以及整流器，被配置为通过分别调节所述第一加权和的第一符号和调节所述第二加权和的第二符号来生成第一输出和第二输出。2.根据权利要求1所述的旋转变压器解码器电路，其中所述整流器具有被配置为接收控制信号的输入端子，所述控制信号指示所述预定时间段是对应于所述正弦波信号的周期的前半部分还是所述正弦波信号的周期的后半部分。3.根据权利要求2所述的旋转变压器解码器电路，其中所述整流器被配置为：当所述控制信号指示所述预定时间段对应于所述正弦波信号的周期的所述后半部分时，反转所述第一加权和的所述第一符号和所述第二加权和的所述第二符号；以及当所述预定时间段对应于所述正弦波信号的周期的所述前半部分时，保持所述第一加权和的所述第一符号和所述第二加权和的所述第二符号不变。4.根据权利要求1所述的旋转变压器解码器电路，还包括模数转换器(adc)电路，其中所述adc电路被配置为使用相同采样时钟信号对所述第一模拟信号和所述第二模拟信号进行采样。5.根据权利要求1所述的旋转变压器解码器电路，还包括角度计算电路，其中所述角度计算电路被配置为：计算所述整流器的所述第一输出与所述整流器的所述第二输出之间的比值；以及通过对所述比值执行反正切函数来确定第一角度。6.根据权利要求5所述的旋转变压器解码器电路，其中所述旋转变压器的所述第一次级绕组是正弦绕组，并且所述旋转变压器的所述第二次级绕组是余弦绕组。7.根据权利要求5所述的旋转变压器解码器电路，其中所述角度计算电路还被配置为：基于所述整流器的所述第一输出和所述第二输出的符号，确定由所述第一模拟信号和所述第二模拟信号指示的角度的象限；以及通过基于所确定的象限调节所述第一角度，确定由所述第一模拟信号和所述第二模拟信号指示的所述角度。8.根据权利要求1所述的旋转变压器解码器电路，其中所述第一滤波器电路和所述第二滤波器电路中的每个滤波器电路包括：输入端子；输出端子；抽头延迟线tdl，耦合到所述输入端子并且具有抽头，其中所述tdl的所述抽头中的每个抽头具有相应的权重因子；以及多个加法器，被配置为在所述输出端子处生成所述tdl的所述抽头处的数字值的加权和。
9.根据权利要求8所述的旋转变压器解码器电路，其中所述tdl的所述权重因子相等。10.根据权利要求8所述的旋转变压器解码器电路，其中所述tdl的所述权重因子不同。11.根据权利要求10所述的旋转变压器解码器电路，其中所述tdl的所述权重因子的幅度遵循所述正弦波信号的包络。12.一种具有集成的旋转变压器解码器电路的处理器，所述处理器包括：模数转换器adc电路，被配置为：通过转换来自旋转变压器的正弦绕组的第一模拟信号来生成第一数字样本，以及通过转换来自所述旋转变压器的余弦绕组的第二模拟信号来生成第二数字样本，所述第一模拟信号和所述第二模拟信号通过用正弦波信号激励所述旋转变压器的输入绕组而生成；第一抽头延迟线tdl滤波器，耦合到所述adc电路并且被配置为计算预定时间段上的所述第一数字样本的第一加权和；第二tdl滤波器，耦合到所述adc电路并且被配置为计算所述预定时间段上的所述第二数字样本的第二加权和；整流器，被配置为通过分别调节所述第一加权和的第一符号和所述第二加权和的第二符号来生成第一输出和第二输出；以及中央处理单元cpu，耦合到所述整流器。13.根据权利要求12所述的处理器，其中所述整流器被配置为通过以下方式调节所述第一加权和的所述第一符号和所述第二加权和的所述第二符号：如果所述正弦波信号在所述预定时间段期间具有负值，则反转所述第一加权和的所述第一符号和所述第二加权和的所述第二符号；以及如果所述正弦波信号在所述预定时间段期间具有正值，则保持所述第一加权和的所述第一符号和所述第二加权和的所述第二符号不变。14.根据权利要求12所述的处理器，其中所述adc电路被配置为同步地生成所述第一数字样本和所述第二数字样本。15.根据权利要求12所述的处理器，其中所述第一tdl滤波器具有用于在所述预定时间段内的第一时刻缩放所述第一数字样本的第一权重因子，其中所述第一权重因子中的至少一些第一权重因子与在所述预定时间段内的所述第一时刻所述正弦波信号的幅度成比例。16.根据权利要求12所述的处理器，其中所述cpu被配置为：基于所述整流器的所述第一输出和所述第二输出，确定由所述第一模拟信号和所述第二模拟信号指示的角度的象限；将所述整流器的所述第一输出除以所述整流器的所述第二输出以获取第一值；对所述第一值执行反正切函数以获取第一角度；以及基于所确定的象限调节所述第一角度，以获取由所述第一模拟信号和所述第二模拟信号指示的所述角度的估计。17.根据权利要求16所述的处理器，其中所述cpu被配置为使用查表来执行所述反正切函数。18.一种操作旋转变压器解码器电路的方法，所述方法包括：将来自旋转变压器的正弦绕组的第一模拟信号转换为第一数据样本；
将来自所述旋转变压器的余弦绕组的第二模拟信号转换为第二数据样本；计算预定时间段上的所述第一数据样本的第一加权和；计算预定时间段上的所述第二数据样本的第二加权和；基于所述预定时间段在正弦波信号的周期内的位置，调节所述第一加权和的第一符号和所述第二加权和的第二符号；在所述调节之后，将所述第一加权和除以所述第二加权和以获取值；以及确定所述值的反正切以获取角度。19.根据权利要求18所述的方法，其中调节所述第一加权和的所述第一符号和所述第二加权和的所述第二符号包括：当所述预定时间段在所述正弦波信号的所述周期的后半部分内时，反转所述第一加权和的所述第一符号和所述第二加权和的所述第二符号；以及当所述预定时间段在所述正弦波信号的所述周期的前半部分内时，保持所述第一加权和的所述第一符号和所述第二加权和的所述第二符号不变。20.根据权利要求18所述的方法，其中所述第一模拟信号和所述第二模拟信号使用模数转换器电路被同步地转换为数字样本。
技术总结
本公开的各实施例总体上涉及具有硬件滤波器和整流器的数字旋转变压器解码器。一种旋转变压器解码器电路包括：被配置为计算预定时间段上的第一数字信号的第一加权和的第一滤波器电路，其中第一数字信号包括来自旋转变压器的正弦绕组的第一模拟信号的第一数字样本；被配置为计算预定时间段上的第二数字信号的第二加权和的第二滤波器电路，其中第二数字信号包括来自旋转变压器的余弦绕组的第二模拟信号的第二数字样本，其中第一模拟信号和第二模拟信号被配置为由被施加到旋转变压器的输入绕组的正弦信号感应出；以及被配置为通过分别调节第一加权和的第一符号和调节第二加权和的第二符号来生成第一输出和第二输出的整流器。流器。流器。
