功率放大电路的制作方法
1.本发明涉及功率放大电路。
背景技术：
2.关于控制功率放大电路的输出功率的方法，有使功率放大电路的增益固定而对输入功率进行控制的方法、使输入功率固定而对功率放大电路的增益进行控制的方法。例如，在gsm(global system for mobile communications，全球移动通信系统)(注册商标)的通信方式中，使输入功率固定而对功率放大电路的增益进行控制，由此控制输出功率。
3.在专利文献1中，示出了如下的功率放大模块，即，使输入功率固定而对功率放大电路的增益进行控制，由此控制输出功率。在专利文献1记载的功率放大模块中，通过对放大器的电源电压以及输入到偏置电路的电流进行控制，从而控制功率放大电路的增益。
4.在先技术文献
5.专利文献
6.专利文献1：日本特开2015-95708号公报
7.在像专利文献1记载的那样的功率放大模块中，使用对放大器供给电源电压的可变电压电路。可变电压电路基于对可变电压电路自身供给的电源电压，对放大器供给可变电源电压。此时，若在可变电压电路中产生电压降，则可变电源电压下降。由此，有时放大器的输出功率下降。
8.在不使用可变电压电路而仅通过对输入到偏置电路的电流进行控制来进行功率放大电路的增益的控制的情况下，有时在低输出功率区域中功率放大电路的控制性下降。即使在输出功率处于低输出功率区域的情况下，基于输入到偏置电路的电流的放大器的偏置电流有时也会为了得到给定的增益而成为给定的值以上的大小。此时，即使在想要通过偏置电流将放大器设为断开状态的情况下，也有可能发生放大器成为接通状态的情况。因此，有时功率放大电路的控制性下降。
技术实现要素：
9.发明要解决的问题
10.本发明是鉴于这样的情形而完成的，其目的在于，提供一种能够使输出功率的控制性提高的功率放大电路。
11.用于解决问题的技术方案
12.本发明的一个方面涉及的功率放大电路具有：第1晶体管，在基极或栅极被供给偏置电流，将输入信号放大并输出第1电流；第2晶体管，基极或栅极与第1晶体管的基极或栅极连接，在集电极或漏极被供给与第1电流相应的第2电流；以及第3晶体管，输出对偏置电流的供给进行控制的偏置控制信号，功率放大电路还具备：控制电路，与第2晶体管的集电极或漏极以及第3晶体管的基极或栅极连接，并根据基于参照信号的参照电流以及第2电流对偏置控制信号进行控制。
13.发明效果
14.根据本发明，能够提供一种能够使输出功率的控制性提高的功率放大电路。
附图说明
15.图1是第1实施方式涉及的功率放大电路的示意性的电路图。
16.图2是第1实施方式涉及的功率放大电路的电路图。
17.图3是说明第1实施方式涉及的功率放大电路的动作的曲线图。
18.图4是说明第1实施方式涉及的功率放大电路的动作的曲线图。
19.图5是说明第1实施方式涉及的功率放大电路的动作的曲线图。
20.图6是第1实施方式涉及的基准电压生成电路的另一个电路图。
21.图7是第2实施方式涉及的功率放大电路的示意性的电路图。
22.图8是第3实施方式涉及的功率放大电路的示意性的电路图。
23.图9是第4实施方式涉及的功率放大电路的示意性的电路图。
24.附图标记说明
25.10、10a、10b、10c：功率放大电路，101、102、103：晶体管，104：控制电路，105：控制电压生成电路，106、106a：基准电压生成电路，107：控制电流生成电路，800：偏置供给电路，801：开关。
具体实施方式
26.对第1实施方式进行说明。在图1中示出了第1实施方式涉及的功率放大电路的示意性的电路图。功率放大电路10具备晶体管101、102、103、控制电路104、控制电压生成电路105、基准电压生成电路106、以及控制电流生成电路107。
27.晶体管101(第1晶体管)的基极与输入连接，集电极与输出连接，发射极与接地连接。在基极被输入输入信号rfin以及偏置电流ib1。晶体管101将输入信号rfin放大并从集电极输出输出信号rfout。在晶体管101的集电极流过电流i1(第1电流)。
28.晶体管102(第2晶体管)的基极与晶体管101的基极连接，集电极与控制电路104连接，发射极与接地连接。基于输入信号rfin以及偏置电流ib1的电流i2(第2电流)流过晶体管102的集电极。根据晶体管101和晶体管102的特性的差异，电流i2例如成为电流i1的1/n倍的电流。电流i2成为对电流i1进行模拟的电流。
29.晶体管101、102例如由异质结双极晶体管(hbt：heterojunction bipolar transistor)等双极晶体管构成。另外，晶体管101、102也可以代替hbt而由mosfet(metal-oxide-semiconductor field-effect transistor，金属氧化物半导体场效应晶体管)等场效应晶体管构成。在该情况下，只要将以下描述的集电极、基极、发射极分别改读为漏极、栅极、源极即可。
30.晶体管103(第3晶体管)的栅极与控制电路104以及控制电压生成电路105连接，源极与电源连接，漏极与电阻元件1031以及电阻元件1032连接。晶体管103例如为p沟道mosfet。晶体管103的漏极通过电阻元件1031与接地连接。此外，晶体管103的漏极通过电阻元件1032与晶体管101的基极以及晶体管102的基极连接。
31.晶体管103根据输入到栅极的偏置电压vb1，从漏极输出偏置电流ib1。在此，偏置
控制信号可以包含偏置电流ib1。在本实施例的附图中，图示了偏置电流ib1。另外，在各实施方式中，所谓偏置控制信号，可以包含偏置电流本身以及用于控制偏置电流的信号。
32.晶体管103例如由mosfet等场效应晶体管构成。另外，晶体管103也可以由hbt构成。在该情况下，只要将漏极、栅极、源极分别改读为集电极、基极、发射极即可。
33.控制电路104与晶体管102、晶体管103、以及控制电压生成电路105连接。控制电路104为了控制功率放大电路10的动作而被供给参照信号vramp。控制电路104基于参照信号vramp以及电流12，将电压v1输出到控制电压生成电路105以及晶体管103。控制电路104是进行如下控制的电路，即，若电流i2增加，则使电压v1减少，并减小偏置电流ib1。在此，所谓使电压v1减少，意味着使电压v1变化，使得晶体管103的栅极电压的绝对值减少。在晶体管103为p沟道mosfet的情况下，使栅极电压的电压值增加，在晶体管103为n沟道mosfet的情况下，使栅极电压的电压值减少。
34.控制电压生成电路105与控制电路104、基准电压生成电路106以及晶体管103连接。控制电压生成电路105基于来自控制电路104的电压v1(第1基准电压)以及来自基准电压生成电路106的基准电压v3(第2基准电压)来生成控制电压v2。控制电压生成电路105对晶体管103供给控制电压v2。
35.基准电压生成电路106与控制电压生成电路105以及控制电流生成电路107连接。基准电压生成电路106生成基准电压v3，并供给到控制电压生成电路105。基准电压生成电路106基于来自控制电流生成电路107的控制电流icl，生成基准电压v3。
36.基准电压生成电路106在晶体管101的电流放大率由于功率放大电路10的外部环境的温度变化等而发生了变化的情况下，生成与该变化相应的基准电压v3。例如，若电流放大率增加，则基准电压v3下降。更具体地，基准电压v3与晶体管101的电流放大率成反比地变化。
37.控制电流生成电路107与基准电压生成电路106以及功率放大电路10的电源连接。控制电流生成电路107从基准电压生成电路106提取与供给到功率放大电路10的电源电压的变化相应的控制电流ic1。例如，在电源电压变动为增加的情况下，控制电流ic1变大。
38.对功率放大电路10的动作进行说明。
39.在功率放大电路10中，与输入信号rfin以及偏置电流ib1相应地，在晶体管101的集电极流过电流i1。与电流i1相应地，在晶体管102的集电极流过电流i2。
40.例如，若电流i1增加，则电流i2增加。若电流i2增加，则控制电路104使电压v1减少。若电压v1减少，则施加于晶体管103的栅极的偏置电压vb1减少。若偏置电压vb1减少，则偏置电流ib1减少。由于偏置电流ib1减少，从而电流i1减少。由此，可抑制电流i1的增加。
41.因此，在晶体管101根据偏置电流ib1的大小而成为接通状态的情况下，基于流过晶体管101的电流i1，偏置电流ib1变小。由此，在输出信号rfout的输出功率小的低输出功率区域中，能够抑制晶体管101根据偏置电流ib1的大小而成为接通状态。
42.此外，功率放大电路10具有控制电压生成电路105。控制电压生成电路105进行动作，使得根据墓准电压v3对晶体管103的栅极电压进行控制。控制电压生成电路105例如被基准电压生成电路106供给与晶体管101的电流放大率相应的基准电压v3。
43.例如，若晶体管101的电流放大率由于晶体管101的发热等缘故而增加，则晶体管101的输出功率比控制的目标值增加。对在该情况下通过控制电压生成电路105以及基准电
压生成电路106来进行功率放大电路10的输出功率的控制的情况进行说明。
44.若晶体管101的电流放大率增加，则基准电压生成电路106使基准电压v3减少。控制电压生成电路105基于电压v1以及基准电压v3来生成控制电压v2。若基准电压v3减少，则控制电压生成电路105使控制电压v2减少。所谓使控制电压v2减少，意味着使控制电压v2变化，使得晶体管103的栅极电压的绝对值减少。
45.若控制电压v2减少，则施加于晶体管103的栅极的偏置电压vb1减少。若偏置电压vb1减少，则偏置电流ib1减少。由于偏置电流ib1减少，从而电流i1减少。由此，可抑制电流i1的增加。因此，即使在晶体管101的电流放大率增加的情况下，通过抑制电流i1的增加，从而功率放大电路10的输出功率也会被适当地控制，使得不会过度增加。
46.此外，功率放大电路10具有控制电流生成电路107。控制电流生成电路107进行与供给到功率放大电路10的电源电压v的变动相应的控制。例如，若电源电压v增加，则晶体管103输出的偏置电流ib1增加。因此，电源电压v的增加使晶体管101的输出功率增加。因为这不是基于参照信号vramp的控制，所以需要适当地进行补偿。
47.关于控制电流生成电路107，控制电流生成电路107也被供给电源电压v(未图示)。控制电流生成电路107在电源电压v变动为增加了的情况下，从基准电压生成电路106向控制电流生成电路107提取控制电流ic1。若被提取控制电流ic1，则基准电压生成电路106使基准电压v3减少。若基准电压v3减少，则控制电压生成电路105使控制电压v2减少。因此，与上述的情况同样地，其结果是，电流i1减少。由此，对由电源电压v的增加造成的、晶体管101的输出功率的增加进行补偿，可适当地控制功率放大电路10的输出功率。
48.参照图2，对功率放大电路10的电路的细节进行说明。在图2中，具体地示出了控制电路104、控制电压生成电路105、基准电压生成电路106、控制电流生成电路107的各部分的电路。
49.控制电路104具备晶体管1041、电阻元件1042、1043、晶体管10441、10442、v/i变换电路1045、误差放大器1046、电阻元件10461、10462、1047、以及电容器1048。
50.晶体管1041在源极被供给电源电压，栅极和漏极进行二极管连接。晶体管1041的漏极通过电阻元件1042与晶体管10441的漏极连接。此外，晶体管1041的漏极通过电阻元件1043与晶体管102的集电极连接。晶体管1041为p沟道mosfet。
51.电阻元件1042、1043产生与来自晶体管1041的输出电流相应的给定的电压降。电阻元件1042产生与参照电流i3相应的电压降，电阻元件1043产生与电流i2相应的电压降。
52.晶体管10441、10442是进行了电流镜连接的晶体管。晶体管10441、10442是n沟道mosfet。晶体管10442与v/i变换电路1045连接。
53.v/i变换电路1045被输入参照信号vramp。v/i变换电路1045将与参照信号vramp相应的电流供给到晶体管10442。流过晶体管10442的电流被晶体管10441镜像而成为参照电流i3。
54.误差放大器1046的反相输入端子通过电阻元件10462与电阻元件1042连接。误差放大器1046的同相输入端子连接在电阻元件1043与晶体管102的集电极之间。在误差放大器1046的输出端子和反相输入端子之间设置有电阻元件10461。误差放大器1046的输出端子通过电阻元件1047与晶体管103的栅极连接。
55.例如，设电流i2增加，由电阻元件1043造成的电压降变大，结果误差放大器1046的
两个输入端子的差分增加。在该情况下，误差放大器1046进行动作，使得输出端子的电压变低。其结果是，供给到晶体管103的电压v1减少。
56.控制电压生成电路105具备差动放大器1051、晶体管1052、电阻元件1053、以及晶体管1054。
57.差动放大器1051的反相输入端子与晶体管1052的漏极连接，同相输入端子与差动放大器1068的输出端子连接。差动放大器1051的输出端子与晶体管1054的栅极连接。晶体管1052、1054为p沟道mosfet。
58.晶体管1052的栅极与晶体管103的栅极并联地连接。晶体管1052的栅极从控制电路104被供给电压v1。晶体管1052从漏极输出与电压v1相应的电流。由该电流以及电阻元件1053决定差动放大器1051的反相输入端子的电压。换言之，差动放大器1051的反相输入端子被供给与电压v1相应的电压。
59.晶体管1054的源极与电源连接，漏极与晶体管103的栅极连接。晶体管1054对晶体管103的栅极供给控制电压v2。
60.例如，在电压v1为在某种程度上固定的值且同相输入端子的电压变动为减少的情况下，差动放大器1051进行动作，使得输出端子的电压变低。其结果是，供给到晶体管1054的电压减少。若晶体管1054的栅极电压减少，则晶体管1054输出的控制电压v2减少。
61.基准电压生成电路106具备晶体管1061、晶体管10621、10622、电阻元件1063、晶体管1064、晶体管10651、10652、电流源1066、电阻元件1067、差动放大器1068、电阻元件10681、10682、以及电阻元件10691。
62.晶体管1061(第4晶体管)的基极与晶体管1064的漏极连接，集电极与晶体管10621的漏极连接，发射极与接地连接。
63.晶体管1061是具有与晶体管101同样的温度特性的元件。在晶体管101为fet等的情况下，晶体管1061的元件也可被成为与晶体管101同样的特性的元件适当地置换。在晶体管1061的集电极流过与输入到基极的电流i4(第3电流)相应的电流i5(第4电流)。
64.晶体管10621、10622为进行了电流镜连接的晶体管。晶体管10622的漏极通过电阻元件1063与接地连接。此外，晶体管10622的漏极通过电阻元件10682与差动放大器1068的反相输入端子连接。晶体管10621、10622为p沟道mosfet。通过晶体管10621、10622，电流i5被镜像并流向电阻元件1063。差动放大器1068的反相输入端子的电压v4(第3基准电压)根据电流i5而决定。
65.晶体管1064的栅极与电流源1066连接，漏极与晶体管1061的基极连接。晶体管1064根据来自电流源1066的电流对晶体管1061供给电流14。
66.晶体管10651、10652是进行了电流镜连接的晶体管。晶体管10651的漏极与电流源1066连接。晶体管10652的漏极通过电阻元件1067与接地连接。此外，晶体管10652的漏极与差动放大器1068的同相输入端子连接。晶体管10651、10652是p沟道mosfet。通过晶体管10651、10652，来自电流源1066的电流被镜像。基于被镜像的电流，在电阻元件1067流过电流16。根据电阻元件1067中的电压降，决定差动放大器1068的同相输入端子的电压。
67.差动放大器1068输出与同相输入端子的电压和反相输入端子的电压之差相应的电压。差动放大器1068的输出端子与差动放大器1051的同相输入端子连接，对差动放大器1051的同相输入端子供给基准电压v3。
68.例如，设电流i5增加，由电阻元件1063造成的、差动放大器1068的反相输入端子处的电压变换值变大，结果差动放大器1068的两个输入端子的差分增加。在该情况下，差动放大器1068进行动作，使得输出端子的电压变低，其结果是，基准电压v3减少。
69.控制电流生成电路107具备差动放大器1071、电阻元件1072、1073、晶体管1074、电阻元件1075、晶体管1076、晶体管10771、10772。
70.差动放大器1071在同相输入端子被供给由电阻元件1072以及电阻元件1073进行了分压的电压。同相输入端子的电压值根据电源电压的变动而变化。差动放大器1071的输出端子与晶体管1074的栅极连接。由晶体管1074生成的电压被输入到差动放大器1071的反相输入端子。
71.差动放大器1071的输出端子与晶体管1076的栅极连接。晶体管1076与进行了电流镜连接的晶体管10771以及晶体管10772连接。晶体管10772的漏极连接在晶体管10652的漏极与电阻元件1067之间。晶体管1076将与差动放大器1071的输出电压相应的电流供给到晶体管10771。与差动放大器1071的输出电压相应的电流被晶体管10771、10772镜像。被镜像的电流作为控制电流ic1而流到晶体管10772。
72.控制电流生成电路107作为检测电源电压的变动的电路而发挥功能。若电源电压增加，则控制电流ic1增加。若控制电流ic1增加，则基准电压生成电路106中的电流i6减少。由于电流i6的减少，基准电压v3减少。
73.参照图3至图5，对功率放大电路10中的输出功率的控制性的提高进行说明。图3是分别示出在功率放大电路10中使参照信号vramp变化时的输出功率pout[dbm]和晶体管101的集电极电流icc[a]的变化的曲线图。在图3中，对产生了晶体管101的电流放大率的变动的情况下的功率放大电路10中的输出功率的控制性的提高进行说明。
[0074]
在图3中，用实线示出输出功率p1以及集电极电流iccl，用点线示出输出功率p2以及集电极电流icc2。输出功率p1以及集电极电流iccl是晶体管101的电流放大率比基准值小30％的情况下的值。输出功率p2以及集电极电流icc2是晶体管101的电流放大率比基准值大30％的情况下的结果。
[0075]
在该情况下，示出输出功率p1以及输出功率p2均在电压范围vr1内平滑地增加至作为目标的35dbm附近。这是由于基于控制电路104进行的反馈控制。若是不进行基于控制电路104的控制，则在该情况下，输出功率pout变动而成为比图3的情况大的值，输出电压不会平滑地增加。对于集电极电流iccl以及集电极电流icc2也是同样的。
[0076]
此外，示出输出功率p1以及输出功率p2均在电压范围vr2内稳定地成为作为目标的35dbm附近的值。这是因为，在由电流放大率的差异造成的影响变大的高输出区域中，可通过控制电压生成电路105、基准电压生成电路106来补偿电流放大率的差异。若是不进行基于控制电压生成电路105、基准电压生成电路106的控制，则在该情况下，pout变动而成为比图3的情况大的值。对于集电极电流icc1以及集电极电流icc2也是同样的。
[0077]
图4是与图3同样的曲线图。在图4中，对如下情况下的功率放大电路10中的输出功率的控制性的提高进行说明，该情况是，产生晶体管101的外部的环境温度的变化，从而晶体管101的放大特性变化。
[0078]
在图4中，用实线示出输出功率p3以及集电极电流icc3，用点线示出输出功率p4以及集电极电流icc4。输出功率p3以及集电极电流icc3是晶体管101的环境温度比基准值低
30℃的情况下的值。输出功率p4以及集电极电流icc4是晶体管101的环境温度比基准值高85℃的情况下的结果。
[0079]
在该情况下，也与图3同样地，示出输出功率p3以及输出功率p4均在电压范围vr3内平滑地增加至作为目标的35dbm附近。对于集电极电流icc3以及集电极电流icc4也是同样的。
[0080]
此外，与图3同样地，示出输出功率p3以及输出功率p4均在电压范围vr4内稳定地成为作为目标的35dbm附近的值。这是因为，在由环境温度的差异造成的影响变大的高输出区域中，可通过控制电压生成电路105、基准电压生成电路106来补偿环境温度的差异。对于集电极电流icc3以及集电极电流icc4也是同样的。
[0081]
图5是与图3同样的曲线图。在图5中，对供给到功率放大电路10的电源电压变化的情况下的功率放大电路10中的输出功率的控制性的提高进行说明。
[0082]
在图5中，用实线示出输出功率p5以及集电极电流icc5，用点线示出输出功率p6以及集电极电流icc6。输出功率p5以及集电极电流icc5是功率放大电路10的电源电压为3.5v的情况下的值。输出功率p6以及集电极电流icc6是功率放大电路10的电源电压为4.5v的情况下的结果。
[0083]
在该情况下，也与图3同样地，示出输出功率p5以及输出功率p6均在电压范围vr5内平滑地增加至作为目标的35dbm附近。对于集电极电流icc5以及集电极电流icc6也是同样的。
[0084]
此外，与图3同样地，示出输出功率p5以及输出功率p6均在电压范围vr6内稳定地成为作为目标的35dbm附近的值。这是因为，在由电源电压的差异造成的影响变大的高输出区域中，除了控制电压生成电路105、基准电压生成电路106以外，还可通过控制电流生成电路107来补偿电源电压的差异，控制电流生成电路107生成基于电源电压的控制电流ic1。对于集电极电流icc5以及集电极电流icc6也是同样的。
[0085]
在图6中，作为基准电压生成电路106的另一个例子而示出基准电压生成电路106a。
[0086]
基准电压生成电路106a具备晶体管6011、6012、跨阻抗放大器602、电阻元件603以及电压源604。晶体管10621产生对供给到晶体管1061的基极的电流i5乘以晶体管1061的给定的电流放大率的电流i4。电流i4被晶体管10622镜像。在基准电压生成电路106a中，对跨阻抗放大器602的反相输入端子输入由晶体管1061以及晶体管10621、10622产生的电流i4和电流i4被晶体管6011镜像的电流i7的差分的电流。
[0087]
在晶体管1061的电流放大率变化为变大的情况下，电流i4增加。由此，流到跨阻抗放大器602的电流增加。由电阻元件603造成的电压降增加。跨阻抗放大器602进行动作，使得输出端子的电压变低，从而使反相输入端子处的电压与同相输入端子处的电压变得相同。也就是说，基准电压v3减少。能够通过基准电压生成电路106a的结构来置换基准电压生成电路106。
[0088]
对第2实施方式进行说明。在第2实施方式以后，省略关于与第1实施方式共同的事项的记述，仅对不同点进行说明。特别是，关于基于同样的结构的同样的作用效果，将不在每个实施方式中逐次提及。
[0089]
在图7示出第2实施方式涉及的功率放大电路10a的示意性的电路图。功率放大电
路10a与功率放大电路10的不同点在于，在晶体管103与电阻元件1032之间设置有偏置电路701。
[0090]
在功率放大电路10a中，晶体管103对偏置电路701输出偏置控制信号ic2。偏置电路701基于偏置控制信号ic2，对晶体管101、102供给偏置电流ib2。在功率放大电路10a中，也与功率放大电路10同样地，能够使用控制电路104、控制电压生成电路105、基准电压生成电路106、控制电流生成电路107来提高输出功率的控制性。
[0091]
对第3实施方式进行说明。在图8示出第3实施方式涉及的功率放大电路10b的示意性的电路图。功率放大电路10b与功率放大电路10的不同点在于，具有偏置供给电路800以及开关801。
[0092]
开关801的输入分别与晶体管103以及晶体管8022连接，输出与电阻元件1032连接。
[0093]
偏置供给电路800是具有晶体管8021、8022以及电流源803的一般的偏置电路，输出给定的偏置电流ib3。在功率放大电路10b中，根据输入到开关801的控制信号，供给到晶体管101的偏置电流被切换为偏置电流ib1(第1偏置电流)或偏置电流ib3(第2偏置电流)。功率放大电路10b通过设为能够供给给定的偏置电流，从而能够进一步进行利用了如下的方法的输出功率的控制，该方法使晶体管101的增益固定，并使去往晶体管101的输入信号rfin的功率变化。
[0094]
对第4实施方式进行说明。在图9示出第4实施方式涉及的功率放大电路10c的示意性的电路图。功率放大电路10c是在功率放大电路10a中进一步设置了放大器901、902、偏置电路903、904、开关905、906、907的结构。放大器901、902将输入信号阶段性地放大。偏置电路903、904对放大器901、902分别供给偏置电流ib2、ib3。
[0095]
开关905、906、907通过外部的控制信号进行控制，在功率放大电路10c进行动作时成为接通状态。晶体管103根据流过晶体管101的集电极的电流i1进行控制。来自晶体管103的偏置控制信号ic3除了供给到偏置电路701以外，还供给到偏置电路903、904。偏置电路903、904根据偏置控制信号ic3输出偏置电流ib2、ib3。通过功率放大电路10c，也能够使输出功率的控制性提高。
[0096]
以上，对本发明的例示性的实施方式进行了说明。另外，在上述实施方式各自中，各电路例如也可以使用bi-cmos工艺设置在一个芯片上。或者，各电路也可以根据所使用的晶体管而设置于多个芯片。
[0097]
功率放大电路10具有：晶体管101，在基极被供给偏置电流ib1，将输入信号rfin放大并输出电流i1；晶体管102，基极与晶体管101的基极连接，在集电极被输入与电流i1相应的电流i2；以及晶体管103，输出对偏置电流ib1的供给进行控制的偏置控制信号，功率放大电路10还具备：控制电路104，与晶体管102的集电极以及晶体管103的栅极连接，根据基于参照信号vramp的参照电流i3以及电流i2，对偏置控制信号进行控制。
[0098]
由此，流过晶体管101的集电极的电流i1的增加被晶体管102以及控制电路104检测。控制电路104根据电流i1的变动对偏置控制信号进行控制，由此能够抑制电流i1的变动。因此，功率放大电路10中的输出功率的控制性提高。
[0099]
此外，功率放大电路10还具备控制电压生成电路105，控制电压生成电路105与晶体管103的栅极连接，根据基于偏置电流ib1的电压v1和与晶体管101的动作相应的基准电
压v3，将控制电压v2供给到晶体管103的栅极。由此，根据晶体管101的动作，基于基准电压v3变化后的结果，供给控制电压v2。控制电压v2被供给到晶体管103的栅极，由此控制偏置控制信号。由此，能够抑制电流i1的变动。因此，功率放大电路10中的输出功率的控制性提高。
[0100]
此外，功率放大电路10还具备基准电压生成电路106，基准电压生成电路106与控制电压生成电路105连接，并具有晶体管1061，晶体管1061在基极被供给电流i4，并基于电流i4从集电极输出与晶体管101的电流放大率的变动相应的电流i5，基准电压生成电路106基于与电流i5相应的电压，生成基准电压v3，并将基准电压v3供给到控制电压生成电路105。
[0101]
通过晶体管1061，能够得到与晶体管101的电流放大率的变动相应的电流i5。基准电压生成电路106基于电流i5生成基准电压v3。根据基准电压v3对控制电压v2进行控制，从而能够抑制电流i1的变动。因此，功率放大电路10中的输出功率的控制性提高。
[0102]
此外，功率放大电路10还具备控制电流生成电路107，控制电流生成电路107与基准电压生成电路106连接，基于电源电压v的变动而生成控制电流ic1，并将控制电流icl供给到基准电压生成电路106，基准电压生成电路106基于与电流i5相应的电压以及控制电流来生成基准电压v3。
[0103]
由此，能够在基准电压v3的生成中考虑电源电压v的变动的影响。根据基准电压v3对控制电压v2进行控制，从而能够抑制电流i1的变动。因此，功率放大电路10中的输出功率的控制性提高。
[0104]
此外，功率放大电路10b还具备：偏置供给电路800，对晶体管101以及晶体管102供给偏置电流；以及开关801，与晶体管103以及偏置供给电路800连接，对晶体管101和晶体管103或偏置供给电路800的连接进行切换。
[0105]
功率放大电路10b能够通过开关801的切换来选择性地进行利用了使去往晶体管101的输入信号rfin的功率变化的方法的输出功率的控制、和利用了使晶体管101的增益变化的方法的输出功率的控制。
[0106]
另外，以上说明的各实施方式用于使本发明容易理解，并非用于对本发明进行限定解释。本发明能够在不脱离其主旨的情况下进行变更/改良，并且本发明还包含其等价物。即，本领域技术人员对各实施方式适当地施加了设计变更的实施方式，只要具备本发明的特征，就也包含于本发明的范围。例如，各实施方式具备的各要素及其配置、材料、条件、形状、尺寸等并非限定于例示的各要素及其配置、材料、条件、形状、尺寸，能够适当地进行变更。此外，各实施方式为例示，能够进行在不同的实施方式中示出的结构的部分置换或组合，这是不言而喻的，它们只要包含本发明的特征，就也包含于本发明的范围。
技术特征：
1.一种功率放大电路，具有：第1晶体管，在基极或栅极被供给偏置电流，将输入信号放大并输出第1电流；第2晶体管，基极或栅极与所述第1晶体管的基极或栅极连接，在集电极或漏极被供给与所述第1电流相应的第2电流；以及第3晶体管，输出对所述偏置电流的供给进行控制的偏置控制信号，所述功率放大电路还具备：控制电路，与所述第2晶体管的集电极或漏极以及所述第3晶体管的基极或栅极连接，并根据基于参照信号的参照电流以及所述第2电流对所述偏置控制信号进行控制。2.根据权利要求1所述的功率放大电路，其中，还具备：控制电压生成电路，与所述第3晶体管的基极或栅极连接，并根据基于所述偏置电流的第1基准电压和与所述第1晶体管的动作相应的第2基准电压，对所述第3晶体管的基极或栅极供给控制电压。3.根据权利要求2所述的功率放大电路，其中，还具备：基准电压生成电路，与所述控制电压生成电路连接，并具有第4晶体管，所述第4晶体管在基极或栅极被供给第3电流，并基于所述第3电流从集电极或漏极输出与所述第1晶体管的电流放大率的变动相应的第4电流，所述基准电压生成电路基于与所述第4电流相应的第3基准电压，生成所述第2基准电压，并将所述第2基准电压供给到所述控制电压生成电路。4.根据权利要求3所述的功率放大电路，其中，还具备：控制电流生成电路，与所述基准电压生成电路连接，基于电源电压的变动而生成控制电流，并将所述控制电流供给到所述基准电压生成电路，所述基准电压生成电路基于所述第3基准电压以及所述控制电流生成所述第2基准电压。5.根据权利要求1至4中的任一项所述的功率放大电路，其中，所述偏置电流是第1偏置电流，所述功率放大电路还具备：偏置供给电路，对所述第1晶体管以及所述第2晶体管供给第2偏置电流；以及开关，与所述第3晶体管以及所述偏置供给电路连接，对所述第1晶体管和所述第3晶体管或所述偏置供给电路的连接进行切换。
技术总结
本发明提供一种能够提高输出功率的控制性的功率放大电路。功率放大电路(10)具有：晶体管(101)，在基极被供给偏置电流(IB1)，将输入信号(RFin)放大并输出电流(I1)；晶体管(102)，基极与晶体管(101)的基极连接，在集电极被输入与电流(I1)相应的电流(I2)；以及晶体管(103)，输出对偏置电流(IB1)的供给进行控制的偏置控制信号，功率放大电路(10)还具备：控制电路(104)，与晶体管(102)的集电极以及晶体管(103)的栅极连接，并根据基于参照信号(Vramp)的参照电流(I3)以及电流(I2)对偏置控制信号进行控制。制信号进行控制。制信号进行控制。
