半导体电路的测试系统和半导体电路的测试方法与流程
1.本发明涉及一种半导体电路的测试系统和半导体电路的测试方法，属于半导体电路应用技术领域。
背景技术：
2.半导体电路是一种将电力电子和集成电路技术结合的功率驱动类产品。半导体电路把功率开关器件和高压驱动电路集成在一起，并内藏有过电压、过电流和过热等故障检测电路。半导体电路一方面接收mcu的控制信号，驱动后续电路工作，另一方面将系统的状态检测信号送回mcu进行处理。与传统分立方案相比，半导体电路以其高集成度、高可靠性等优势赢得越来越大的市场，尤其适合于驱动电机的变频器及各种逆变电源，是变频调速，冶金机械，电力牵引，伺服驱动，以及变频家电的一种理想电力电子器件。这些应用大多都会受到恶劣环境条件的影响，特别是高温、湿度、高压，对半导体电路的质量和可靠性都是至关重要。另外半导体电路在应用中扮演关键的角，因此半导体电路在出厂前都需要进行测试，只有测试通过的半导体电路才能作为合格品。
3.在实现过程中，发明人发现传统技术中至少存在如下问题：目前半导体电路的测试过程中，容易造成半导体电路二次损坏，以及功能测试过程损坏后的无法拦截。
技术实现要素：
4.基于此，有必要针对传统的半导体电路的测试过程中，容易造成半导体电路二次损坏，以及功能测试过程损坏后的无法拦截的问题。提供一种半导体电路的测试系统和半导体电路的测试方法。
5.具体地，本发明公开一种半导体电路的测试系统，包括：
6.信号发生设备，信号发生设备用于连接待测半导体电路的第一类输入引脚，配置为向待测半导体电路传输第一io测试信号，以使待测半导体电路根据第一io测试信号，生成第一反馈信号；
7.检测控制设备，检测控制设备用于连接待测半导体电路的对应第一类输入引脚的第一类输出引脚，配置为获取待测半导体电路生成的第一反馈信号，并对第一反馈信号进行处理，根据处理的结果，得到待测半导体电路的第一io测试数据；
8.其中，在io测试数据满足预设测试条件之后，信号发生设备还用于连接待测半导体电路的第二类输入引脚，配置为向待测半导体电路传输功能测试信号，以使待测半导体电路根据功能测试信号，生成第二反馈信号；检测控制设备还用于连接待测半导体电路的对应第二类输入引脚的第二类输出引脚，配置为获取待测半导体电路生成的第二反馈信号，并对第二反馈信号进行处理，根据处理的结果，得到待测半导体电路的功能测试数据。
9.可选地，在功能测试数据满足预设测试条件之后，信号发生设备还用于连接待测半导体电路的第一类输入引脚，配置为向待测半导体电路传输第二io测试信号，以使待测半导体电路根据第二io测试信号，生成第三反馈信号；
10.检测控制设备还用于连接待测半导体电路的对应第一类输入引脚的第一类输出引脚，配置为获取待测半导体电路生成的第三反馈信号，并对第三反馈信号进行处理，根据处理的结果，得到待测半导体电路的第二io测试数据。
11.可选地，检测控制设备包括控制器，以及连接控制器的检测模块；
12.检测模块用于依次接收第一反馈信号、第二反馈信号和第三反馈信号，并依次将接收到的第一反馈信号、第二反馈信号和第三反馈信号传输给控制器；控制器用于依次对接收到的第一反馈信号、第二反馈信号和第三反馈信号进行处理，分别得到第一io测试数据、功能测试数据和第二io测试数据；
13.控制器还用于在第一io测试数据、功能测试数据和第二io测试数据分别满足相应的预设测试条件时，确认待测半导体电路为合格品。
14.可选地，控制器还用于连接信号发生设备，配置为向信号发生设备传输信号切换指令，以使信号发生设备根据信号切换指令，切换当前的输出信号；当前的输出信号为第一io测试信号、功能测试信号或第二io测试信号。
15.可选地，第一类输入引脚包括p引脚、vb1引脚、u引脚、vb2引脚、v引脚、vb3引脚、w引脚、pfc引脚、-vcc引脚、u-引脚、v-引脚、w-引脚、hin1引脚、hin2引脚、hin3引脚、lin1引脚、lin2引脚、lin3引脚、pfcin引脚、fault引脚、itrip引脚、vdd引脚、vss引脚、vdd引脚或vss引脚；第一类输出引脚包括p引脚、vb1引脚、u引脚、vb2引脚、v引脚、vb3引脚、w引脚、pfc引脚、-vcc引脚、u-引脚、v-引脚、w-引脚、hin1引脚、hin2引脚、hin3引脚、lin1引脚、lin2引脚、lin3引脚、pfcin引脚、fault引脚、itrip引脚、vdd引脚、vss引脚、vdd引脚或vss引脚；
16.第二类输入引脚包括hin1引脚、hin2引脚、hin3引脚、lin1引脚、lin2引脚、lin3引脚或pfcin引脚；第二类输出引脚包括ho1引脚、ho2引脚、ho3引脚、lo1引脚、lo2引脚、lo3引脚或pfcout引脚。
17.本发明还公开一种根据上述的半导体电路的测试方法，包括以下步骤：
18.将信号发生设备连接待测半导体电路的第一类输入引脚，且将检测控制设备连接待测半导体电路的对应第一类输入引脚的第一类输出引脚；
19.通过信号发生设备向待测半导体电路传输第一io测试信号，以使待测半导体电路根据第一io测试信号，生成第一反馈信号；通过检测控制设备获取待测半导体电路生成的第一反馈信号，并对第一反馈信号进行处理，根据处理的结果，得到待测半导体电路的第一io测试数据；
20.在io测试数据满足预设测试条件之后，将信号发生设备连接待测半导体电路的第二类输入引脚，且将检测控制设备连接待测半导体电路的对应第二类输入引脚的第二类输出引脚；
21.通过信号发生设备向待测半导体电路传输功能测试信号，以使待测半导体电路根据功能测试信号，生成第二反馈信号；通过检测控制设备获取待测半导体电路生成的第二反馈信号，并对第二反馈信号进行处理，根据处理的结果，得到待测半导体电路的功能测试数据。
22.可选地，得到待测半导体电路的功能测试数据的步骤之后还包括：
23.在功能测试数据满足预设测试条件时，将信号发生设备连接待测半导体电路的第一类输入引脚，且将检测控制设备连接待测半导体电路的对应第一类输入引脚的第一类输
出引脚；
24.通过信号发生设备向待测半导体电路传输第二io测试信号，以使待测半导体电路根据第二io测试信号，生成第三反馈信号；通过检测控制设备获取待测半导体电路生成的第三反馈信号，并对第三反馈信号进行处理，根据处理的结果，得到待测半导体电路的第二io测试数据。
25.可选地，得到待测半导体电路的第二io测试数据的步骤之后还包括：
26.通过检测控制设备将第二io测试数据与相应的预设测试条件进行比对，并根据比对的结果，在第二io测试数据满足相应的预设测试条件时，确认待测半导体电路为合格品。
27.可选地，io测试数据满足预设测试条件的步骤之前包括：
28.通过信号发生设备依次向相邻的两个第一类输入引脚之间施加预设第一电压信号，通过检测控制设备根据获取到相应的第一反馈信号，判定第一类输入引脚的开短路状态；
29.通过信号发生设备依次向待测半导体设备包含的驱动芯片的相应第一类输入引脚施加预设第一电流信号，通过检测控制设备根据获取到相应的第一反馈信号，得到对应驱动芯片的第一类输入引脚的二极管特性参数；
30.通过信号发生设备依次向对应待测半导体设备包含的桥臂的第一类输入引脚施加预设电平信号，通过检测控制设备根据获取到相应的第一反馈信号，判定相应桥臂的通断状态。
31.可选地，得到待测半导体电路的功能测试数据的步骤包括：
32.通过信号发生设备依次向对应待测半导体设备包含的桥臂的第二类输入引脚施加预设电平信号，通过检测控制设备根据获取到相应的第二反馈信号，得到对应桥臂两端的压降数据；
33.通过信号发生设备依次向对应待测半导体设备包含的桥臂的第二类输入引脚施加预设脉冲信号，通过检测控制设备根据获取到相应的第二反馈信号，得到对应桥臂的动态参数。
34.上述技术方案中的一个技术方案具有如下优点和有益效果：
35.上述的半导体电路的测试系统的各实施例中，通过将信号发生设备与待测半导体电路的第一类输入引脚连接，且将检测控制设备与待测半导体电路的对于第一类输入引脚的第一类输出引脚连接，进而信号发生设备可向待测半导体电路传输第一io测试信号，以使待测半导体电路根据第一io测试信号，生成第一反馈信号；检测控制设备可获取待测半导体电路生成的第一反馈信号，并对第一反馈信号进行处理，根据处理的结果，得到待测半导体电路的第一io测试数据，进而检测控制设备可对第一io测试数据进行处理，实现对待测半导体电路的io端口测试；在待测半导体电路的io测试数据满足预设测试条件之后，将信号发生设备与待测半导体电路的第二类输入引脚，检测控制设备与待测半导体电路的对应第二类输入引脚的第二类输出引脚连接，信号发生设备向待测半导体电路传输功能测试信号，以使待测半导体电路根据功能测试信号，生成第二反馈信号；检测控制设备获取待测半导体电路生成的第二反馈信号，并对第二反馈信号进行处理，根据处理的结果，得到待测半导体电路的功能测试数据，进而检测控制设备可对功能测试数据进行处理，实现对待测半导体电路的功能测试。本技术半导体电路的测试系统先进行io端口测试，即先采用小电
流、低电压测试初步筛选出异常样品，并保留样品失效原始形貌；再进行功能端口测试，即采用大电流、高电压进一步测试待测半导体电路，从而能够避免功能测试时将异常样品二次破坏，防止待测半导体电路在功能测试过程损坏后的无法拦截。
附图说明
36.图1为传统的半导体电路的结构示意图。
37.图2为本发明实施例的半导体电路的电路示意图。
38.图3为本发明实施例的半导体电路的测试系统的第一结构示意图。
39.图4为本发明实施例的半导体电路的测试系统的第二结构示意图。
40.图5为本发明实施例的半导体电路的测试方法的第一流程示意图。
41.图6为本发明实施例的半导体电路的测试方法的第二流程示意图。
42.图7为本发明实施例的半导体电路的测试方法的第三流程示意图。
43.附图标记：
44.电路基板10，绝缘层20，电路层30，电路布线层31，驱动芯片32，逆变组件33，引脚40，密封本体50，第一三极晶体管100，第二三极晶体管101，第三三极晶体管102，第四三极晶体管103，第五三极晶体管104，第六三极晶体管105，开关管112，第三自举二极管202，第二自举二极管203，第一自举二极管204，二极管213，第一驱动电阻300，第二驱动电阻301，第三驱动电阻302，第四驱动电阻303，第五驱动电阻304，第六驱动电阻305，待测半导体电路01，信号发生设备03，检测控制设备05，控制器51，检测模块53。
具体实施方式
45.为了使本技术领域的人员更好地理解本技术方案，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分的实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本技术保护的范围。
46.需要说明的是，在结构或功能不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
47.本技术实施例提供的半导体电路的测试系统和半导体电路的测试方法可用于测试待测半导体电路，示例性的，请参阅图1，图1为本技术实施例提供的待测半导体电路的结构示意图。待测半导体电路可包括电路基板10、电路层30、多个引脚40和密封本体50；电路基板10上设有绝缘层20；电路层30设置在绝缘层20上；多个引脚40的第一端分别与电路层30电性连接；密封本体50至少包裹设置电路层30的电路基板10的一表面，各引脚40的第二端从密封本体50露出；其中，电路层30包括电路布线层31、电路布线层31上设置有驱动芯片32、pfc模块(未示出)和逆变组件33；逆变组件33连接驱动芯片32。
48.其中，如图2所示，逆变组件包括3组逆变模块，每组逆变模块包括两个三极晶体管，其中第一三极晶体管100与第四三极晶体管103为一组，第二三极晶体管101与第五三极晶体管104为一组，第三三极晶体管102与第六三极晶体管105为一组。每组两个三极晶体管分为上桥臂和下桥臂，其中，第一三极晶体管100为上桥臂，第四三极晶体管103为下桥臂；
第二三极晶体管101为上桥臂，第五三极晶体管104为下桥臂；第三三极晶体管102为上桥臂，第六三极晶体管105为下桥臂。上桥臂的第一三极晶体管100的漏极与待测半导体电路的高压输入端p引脚连接，上桥臂的第一三极晶体管100的源极与下桥臂的第四三极晶体管103的漏极连接，下桥臂的第四三极晶体管103的源极与待测半导体电路的u-引脚连接，第一三极晶体管100的栅极通过第一驱动电阻300与驱动芯片的ho1端口连接，第四三极晶体管103的栅极通过第四驱动电阻303与驱动芯片的lo1端口相连。上桥臂的第二三极晶体管101的漏极与待测半导体电路的高压输入端p引脚连接，上桥臂的第二三极晶体管101的源极与下桥臂的第五三极晶体管104的漏极连接，下桥臂的第五三极晶体管104的源极与待测半导体电路的v-引脚连接，第二三极晶体管101的栅极通过第二驱动电阻301与驱动芯片的ho2端口相连，第五三极晶体管104的栅极通过第五驱动电阻304与驱动芯片的lo2端口相连。上桥臂的第三三极晶体管102的漏极与待测半导体电路的高压输入端p引脚连接，上桥臂的第三三极晶体管102的源极与下桥臂的第六三极晶体管105的漏极连接，下桥臂的第六三极晶体管105的源极与待测半导体电路的w-引脚连接，第三三极晶体管102的栅极通过第三驱动电阻302与驱动芯片的ho3端口相连，第六三极晶体管105的栅极通过第六驱动电阻305与驱动芯片的lo3端口相连。
49.驱动芯片包括vss端口、高侧输出端口以及低侧输出端口，高侧输出端口有ho1端口、ho2端口和ho3端口，低侧输出端口有lo1端口、lo2端口和lo3端口、pfcout端口。驱动芯片还包括hin1端口、hin2端口、hin3端口、lin1端口、lin2端口、lin3端口、pfcin端口、fault端口、itrip端口、rcin端口、vss端口、vdd端口、vb1端口、vb2端口、vb3端口、vs1端口、vs2端口、vs3端口。其中，vb1端口通过第一自举二极管204与vdd端口连接；vb2端口通过第二自举二极管203与vdd端口连接；vb3端口通过第三自举二极管202与vdd端口连接；其中，pfcout端口与开关管112连接，开关管漏极通过与二极管213连接至p端，源极连接待测半导体电路的-vcc引脚。
50.需要说明的是，如图2中，待测半导体电路的vdd引脚通过驱动芯片的vdd端口连接驱动芯片内部的电源电路，给驱动芯片提供工作电源。待测半导体电路的hin1引脚通过驱动芯片的hin1端口连接驱动芯片内部的第一高侧驱动电路，并通过驱动芯片的ho1端口输出控制信号，以决定第一三极晶体管100的通断；待测半导体电路的hin2引脚通过驱动芯片的hin2端口连接驱动芯片内部的第二高侧驱动电路，并通过驱动芯片的ho2端口输出控制信号，以决定第二三极晶体管101的通断；待测半导体电路的hin3引脚通过驱动芯片的hin3端口连接驱动芯片内部的第三高侧驱动电路，并通过驱动芯片的ho3端口输出控制信号，以决定第三三极晶体管102的通断；待测半导体电路的lin1引脚通过驱动芯片的lin1端口连接驱动芯片内部的第一低侧驱动电路，并通过驱动芯片的lo1端口输出控制信号，以决定第四三极晶体管103的通断；待测半导体电路的lin2引脚通过驱动芯片的lin2端口连接驱动芯片内部的第二低侧驱动电路，并通过驱动芯片的lo2端口输出控制信号，以决定第五三极晶体管104的通断；待测半导体电路的lin3引脚通过驱动芯片的lin3端口连接驱动芯片内部的第三低侧驱动电路，并通过驱动芯片的lo3端口输出控制信号，以决定第六三极晶体管105的通断。待测半导体电路的pfcin引脚通过驱动芯片的pfcout端口连接驱动芯片内部的pfcout驱动电路，并通过驱动芯片的pfcout端口输出控制信号，以决定开关管112的通断。其中，待测半导体电路的hin1引脚、hin2引脚、hin3引脚、lin1引脚以及lin2引脚、lin3引
脚、pfcout1、pfcout2、pfcout3、pfcout4接收0v或5v的输入信号。当然，根据实际需要可以接收其他电压幅值的输入信号，具体根据电路所连接的实际器件进行选择。上述的三极晶体管为igbt晶体管、逆导型igbt晶体管或mosfet晶体管中的一种。
51.在一个实施例中，如图3所示，本发明提出一种半导体电路的测试系统，该半导体电路的测试系统包括信号发生设备03和检测控制设备05。信号发生设备03用于连接待测半导体电路01的第一类输入引脚，配置为向待测半导体电路01传输第一io测试信号，以使待测半导体电路01根据第一io测试信号，生成第一反馈信号；检测控制设备05用于连接待测半导体电路01的对应第一类输入引脚的第一类输出引脚，配置为获取待测半导体电路01生成的第一反馈信号，并对第一反馈信号进行处理，根据处理的结果，得到待测半导体电路01的第一io测试数据。其中，在io测试数据满足预设测试条件之后，信号发生设备03还用于连接待测半导体电路01的第二类输入引脚，配置为向待测半导体电路01传输功能测试信号，以使待测半导体电路01根据功能测试信号，生成第二反馈信号；检测控制设备05还用于连接待测半导体电路01的对应第二类输入引脚的第二类输出引脚，配置为获取待测半导体电路01生成的第二反馈信号，并对第二反馈信号进行处理，根据处理的结果，得到待测半导体电路01的功能测试数据。
52.其中，信号发生设备03用于向待测半导体电路01提供所需的测试信号，如信号发生设备03可向待测半导体电路01提供第一io测试信号或第二io测试信号。在一个示例中，信号发生设备03用于向待侧半导体电路提供测试电压信号或测试电流信号，例如对待测半导体电路01进行io端口测试时，信号发生设备03可向待测半导体电路01相应的io引脚传输参数电压信号，通过检测控制设备05检测待测半导体电路01相应的io引脚的反馈信号，来判断半导体电路相应的io引脚的通断状态。进一步的，在待测半导体电路01的io测试通过后，对待测半导体电路01进行功能测试，即信号发生设备03可向待测半导体电路01相应的引脚传输第二io测试信号，通过检测控制设备05获取并处理待测半导体电路01相应的引脚的第二反馈信号，实现对待测半导体电路01的功能测试。
53.检测控制设备05可用来获取待测半导体电路01在测试过程中的参数，并对获取到的参数进行处理，判断待测半导体电路01的测试参数是否满足预设条件，进而实现对待测半导体电路01的io测试和功能测试。例如，对待测半导体电路01进行io测试时，检测控制设备05可接收待测半导体电路01的第一反馈信号，并对第一反馈信号进行处理，得到第一io测试数据，进而可判断io测试数据是否满足预设测试条件，实现对待测半导体电路01的io测试。进一步的，在待测半导体电路01通过io测试后，检测控制设备05可接收待测半导体电路01的第二反馈信号，并对第二反馈信号进行处理，得到功能测试数据，进而可判断功能测试数据是否满足预设测试条件，实现对待测半导体电路01的功能测试。
54.在一个示例中，对待测半导体电路01进行测试时，首先通过信号发生设备03连接待测半导体电路01相应的第一类输入引脚，并向待测半导体电路01相应的第一类输入引脚传输第一反馈信号，进而检测控制设备05检测待测半导体电路01在io测试状态下的第一反馈信号，并对第一反馈信号进行处理，得到第一io测试数据。检测控制设备05判断第一io测试数据是否符合对应信号发生设备03给出的第一反馈信号的半导体电路参数预期设定值，如检测控制设备05检测到获取到第一io测试数据符合预期设定值，则判断该待测半导体电路01io测试合格，并进行下一步功能测试；若不符合，则信号发生设备03终止测试信号输
出，测试终止。
55.对待测半导体电路01进行功能测试时，通过信号发生设备03连接待测半导体电路01相应的第二类输入引脚，并向待测半导体电路01相应的第二类输入引脚传输第二反馈信号，进而检测控制设备05检测待测半导体电路01在功能测试状态下的第二反馈信号，并对第二反馈信号进行处理，得到功能测试数据。检测控制设备05判断功能测试数据是否符合对应信号发生设备03给出的第二反馈信号的半导体电路参数预期设定值，如检测控制设备05检测到获取到功能测试数据符合预期设定值，则判断该待测半导体电路01功能测试合格。
56.在一个具体的实施例中，在功能测试数据满足预设测试条件之后，信号发生设备03还用于连接待测半导体电路01的第一类输入引脚，配置为向待测半导体电路01传输第二io测试信号，以使待测半导体电路01根据第二io测试信号，生成第三反馈信号。检测控制设备05还用于连接待测半导体电路01的对应第一类输入引脚的第一类输出引脚，配置为获取待测半导体电路01生成的第三反馈信号，并对第三反馈信号进行处理，根据处理的结果，得到待测半导体电路01的第二io测试数据。
57.其中，待测半导体电路01依次通过io测试和功能测试合格之后，进行进一步的io测试。具体地，通过信号发生设备03连接待测半导体电路01相应的第一类输入引脚，并向待测半导体电路01相应的第一类输入引脚传输第三反馈信号，进而检测控制设备05检测待测半导体电路01在io测试状态下的第三反馈信号，并对第三反馈信号进行处理，得到第二io测试数据。检测控制设备05判断第二io测试数据是否符合对应信号发生设备03给出的第三反馈信号的半导体电路参数预期设定值，如检测控制设备05检测到获取到第二io测试数据符合预期设定值，则判断该待测半导体电路01io测试合格，进而判断待测半导体电路01最终测试合格；若不符合，则信号发生设备03终止测试信号输出，测试终止。通过对待测半导体电路01依次进行io测试、功能测试和io测试，即先采用小电流、低电压测试初步筛选出异常样品，并保留样品失效原始形貌；再进行功能端口测试，即采用大电流、高电压进一步测试待测半导体电路01；最后在采用小电流、低电压测试进一步筛选出异常样品，从而能够避免功能测试时将异常样品二次破坏，防止待测半导体电路01在功能测试过程损坏后的无法拦截，提高半导体电路的测试准确度。
58.在一个示例中，如图4所示，检测控制设备05包括控制器51，以及连接控制器51的检测模块53。检测模块53用于依次接收第一反馈信号、第二反馈信号和第三反馈信号，并依次将接收到的第一反馈信号、第二反馈信号和第三反馈信号传输给控制器51；控制器51用于依次对接收到的第一反馈信号、第二反馈信号和第三反馈信号进行处理，分别得到第一io测试数据、功能测试数据和第二io测试数据。控制器51还用于在第一io测试数据、功能测试数据和第二io测试数据分别满足相应的预设测试条件时，进一步对第一io测试数据和第二io测试数据进行比对，以通过检测控制设备05计算第一io测试数据和第二io测试数据的偏差值，在偏差值满足预设范围时，确认待测半导体电路01为合格品。
59.其中，对待测半导体电路01进行测试时，首先通过检测控制设备05的检测模块53接收待测半导体电路01的第一反馈信号，将接收到的第一反馈信号传输给控制器51，进而控制器51并对第一反馈信号进行处理，得到第一io测试数据。控制器51判断第一io测试数据是否符合相应的参数预期设定值，如控制器51检测到获取到第一io测试数据符合预期设
定值，则判断该待测半导体电路01io测试合格，并进行下一步功能测试；若不符合，则信号发生设备03终止测试信号输出，测试终止，判定半导体电路不合格。对待测半导体电路01进行功能测试时，通过检测控制设备05的检测模块53接收待测半导体电路01的第二反馈信号，将接收到的第二反馈信号传输给控制器51，进而控制器51并对第二反馈信号进行处理，得到功能测试数据。控制器51判断功能测试数据是否符合相应的参数预期设定值，如控制器51检测到获取到功能测试数据符合预期设定值，则判断该待测半导体电路01功能测试合格；若不符合，则信号发生设备03终止测试信号输出，测试终止，判定半导体电路不合格。待测半导体电路01依次通过io测试和功能测试合格之后，进行进一步的io测试。通过检测控制设备05的检测模块53接收待测半导体电路01的第三反馈信号，将接收到的第三反馈信号传输给控制器51，进而控制器51并对第三反馈信号进行处理，得到第二io测试数据。控制器51判断第二io测试数据是否符合相应的参数预期设定值，如控制器51检测到获取到第二io测试数据符合预期设定值，则判断该待测半导体电路01io测试合格，进而判定待测半导体电路01最终测试合格；若不符合，则信号发生设备03终止测试信号输出，测试终止，判定半导体电路不合格。通检测模块53依次获取第一反馈信号，第二反馈信号和第三反馈信号，通过控制器51依次对第一反馈信号，第二反馈信号和第三反馈信号进行处理，即先采用小电流、低电压测试初步筛选出异常样品，并保留样品失效原始形貌；再进行功能端口测试，即采用大电流、高电压进一步测试待测半导体电路01；最后在采用小电流、低电压测试进一步筛选出异常样品，从而能够避免功能测试时将异常样品二次破坏，防止待测半导体电路01在功能测试过程损坏后的无法拦截，而且，通过将前后两次io测试数据进行比对，只有比对的偏差满足预设值时，才最终确定为合格品，以此能够进一步把测试过程中发现有参数恶化趋势的样品进行剔除，从而进一步提高半导体电路的测试准确度。
60.在一个实施例中，如图4所示，控制器51还用于连接信号发生设备03，配置为向信号发生设备03传输信号切换指令，以使信号发生设备03根据信号切换指令，切换当前的输出信号；当前的输出信号为第一io测试信号、功能测试信号或第二io测试信号。
61.其中，控制器51包含的处理芯片可以是dsp处理芯片或单片机。
62.具体地，基于控制器51连接信号发生设备03，当对待测半导体电路01通过初次io测试之后，可通过控制器51向信号发生设备03传输信号切换指令，信号发生设备03可根据信号切换指令，将当前输出的第一io测试信号切换为功能测试信号，以对待测半导体电路01进行功能测试。当对待测半导体电路01通过功能测试之后，可通过控制器51向信号发生设备03传输信号切换指令，信号发生设备03可根据信号切换指令，将当前输出的功能测试信号切换为第二io测试信号，以对待测半导体电路01进行再次io测试，进而实现对半导体电路的完整测试。
63.在一个示例中，基于控制器51与信号发生设备03通信连接，控制器51检测待测半导体电路01在测试状态下的参数，是否符合信号发生设备03输出的当前输出信号对应的待测半导体电路01预期设定值，如控制器51获取到的参数符合预期则判断合格，则进行下一步测试，若不符合，则信号发生设备03终止测试信号输出，测试终止。
64.在一个示例中，如图2和4所示，第一类输入引脚包括p引脚、vb1引脚、u引脚、vb2引脚、v引脚、vb3引脚、w引脚、pfc引脚、-vcc引脚、u-引脚、v-引脚、w-引脚、hin1引脚、hin2引脚、hin3引脚、lin1引脚、lin2引脚、lin3引脚、pfcin引脚、fault引脚、itrip引脚、vdd引脚、
vss引脚、vdd引脚或vss引脚；第一类输出引脚包括p引脚、vb1引脚、u引脚、vb2引脚、v引脚、vb3引脚、w引脚、pfc引脚、-vcc引脚、u-引脚、v-引脚、w-引脚、hin1引脚、hin2引脚、hin3引脚、lin1引脚、lin2引脚、lin3引脚、pfcin引脚、fault引脚、itrip引脚、vdd引脚、vss引脚、vdd引脚或vss引脚。第二类输入引脚包括hin1引脚、hin2引脚、hin3引脚、lin1引脚、lin2引脚、lin3引脚或pfcin引脚；第二类输出引脚包括ho1引脚、ho2引脚、ho3引脚、lo1引脚、lo2引脚、lo3引脚或pfcout引脚。
65.具体而言，待测半导体电路01的具体测试过程为：第一步先测试待测半导体电路01io端口参数，包含但不限于以下pin脚引脚：p引脚、vb1引脚、u引脚、vb2引脚、v引脚、vb3引脚、w引脚、pfc引脚、-vcc引脚、u-引脚、v-引脚、w-引脚、hin1引脚、hin2引脚、hin3引脚、lin1引脚、lin2引脚、lin3引脚、pfcin引脚、fault引脚、itrip引脚、vdd引脚、vss引脚、vdd引脚、vss引脚；先对每两个引脚之间施加0.2～1v电压来检测电流，用于判断引脚之间是否有开、短路异常状态，此方法同时可用于检测某个引脚对所有引脚之间的开、短路状态；再对驱动芯片引脚包括但不限于以下pin引脚hin1引脚、hin2引脚、hin3引脚、lin1引脚、lin2引脚、lin3引脚、pfcin引脚、fault引脚、itrip引脚分别对vss引脚、vdd引脚之间的二极管特性(两引脚之间灌入10ua-1ma电流)；最后再测试io端口通断测试，每个逻辑io端口灌入高、低电平，检测对应桥臂导通、关断动作。如：hin1引脚输入高电平，对应u相上桥臂导通，hin1引脚输入低电平时，对应u相上桥臂关断，hin2引脚、hin3引脚、lin1引脚、lin2引脚、lin3引脚、pfcin引脚。以上小电流、低电压测试用于初步筛选出异常样品，并保留样品失效原始形貌，避免功能测试采用的大电流、高压条件测试时将异常样品二次破坏。
66.第二步对待测半导体电路01功能测试，涉及到高压以及大电流方向测试：例如对饱和压降的测试：每个逻辑io端口灌入高电平，检测对应桥臂导通后，桥臂两端的压降。如hin1引脚输入高电平，检测u相上桥臂导通压降。其它逻辑端口hin2引脚、hin3引脚、lin1引脚、lin2引脚、lin3引脚、pfcin引脚，以此类推。又如对双脉冲的测试：测量各路桥臂动态参数，各路桥臂承担高压以及大电流冲击。
67.第三步对待测半导体电路01io端口再次测试，io端口再次测试过程与第一步的io端口测试过程相似，在此不再赘述。需要说明的是，第三步的io端口再次测试至少包括io端口测试中的通断测试。
68.上述的实施例中，通过对待测半导体电路01依次进行初次io端口测试、功能测试和再次io端口测试，即先采用小电流、低电压测试初步筛选出异常样品，并保留样品失效原始形貌；再进行功能端口测试，即采用大电流、高电压进一步测试待测半导体电路01，从而能够避免功能测试时将异常样品二次破坏，防止待测半导体电路01在功能测试过程损坏后的无法拦截，最后在进行一次io端口测试，从而可再次筛选出异常样品，提高测试准确度。
69.本发明还公开一种根据上述的半导体电路的测试方法，如图5所示，该制备方法包括以下步骤：
70.步骤s100、将信号发生设备连接待测半导体电路的第一类输入引脚，且将检测控制设备连接待测半导体电路的对应第一类输入引脚的第一类输出引脚；
71.步骤s200、通过信号发生设备向待测半导体电路传输第一io测试信号，以使待测半导体电路根据第一io测试信号，生成第一反馈信号；通过检测控制设备获取待测半导体电路生成的第一反馈信号，并对第一反馈信号进行处理，根据处理的结果，得到待测半导体
电路的第一io测试数据；
72.步骤s300、在io测试数据满足预设测试条件之后，将信号发生设备连接待测半导体电路的第二类输入引脚，且将检测控制设备连接待测半导体电路的对应第二类输入引脚的第二类输出引脚；
73.步骤s400、通过信号发生设备向待测半导体电路传输功能测试信号，以使待测半导体电路根据功能测试信号，生成第二反馈信号；通过检测控制设备获取待测半导体电路生成的第二反馈信号，并对第二反馈信号进行处理，根据处理的结果，得到待测半导体电路的功能测试数据。
74.具体而言，半导体电路具体的制备过程为：对待测半导体电路进行测试时，首先对待测半导体电路进行io测试。即通过信号发生设备连接待测半导体电路相应的第一类输入引脚，并向待测半导体电路相应的第一类输入引脚传输第一反馈信号，进而检测控制设备检测待测半导体电路在io测试状态下的第一反馈信号，并对第一反馈信号进行处理，得到第一io测试数据。检测控制设备判断第一io测试数据是否符合对应信号发生设备给出的第一反馈信号的半导体电路参数预期设定值，如检测控制设备检测到获取到第一io测试数据符合预期设定值，则判断该待测半导体电路io测试合格，并进行下一步功能测试；若不符合，则信号发生设备终止测试信号输出，测试终止。
75.其次，对待测半导体电路进行功能测试时，通过信号发生设备连接待测半导体电路相应的第二类输入引脚，并向待测半导体电路相应的第二类输入引脚传输第二反馈信号，进而检测控制设备检测待测半导体电路在功能测试状态下的第二反馈信号，并对第二反馈信号进行处理，得到功能测试数据。检测控制设备判断功能测试数据是否符合对应信号发生设备给出的第二反馈信号的半导体电路参数预期设定值，如检测控制设备检测到获取到功能测试数据符合预期设定值，则判断该待测半导体电路功能测试合格。
76.上述实施例中，通过对待测半导体电路依次进行io测试、功能测试，即先采用小电流、低电压测试初步筛选出异常样品，并保留样品失效原始形貌；再进行功能端口测试，即采用大电流、高电压进一步测试待测半导体电路，从而能够避免功能测试时将异常样品二次破坏，防止待测半导体电路在功能测试过程损坏后的无法拦截，提高半导体电路的测试准确度。
77.在一个实施例中，如图6所示，步骤s400之后还包括：
78.步骤s500，在功能测试数据满足预设测试条件时，将信号发生设备连接待测半导体电路的第一类输入引脚，且将检测控制设备连接待测半导体电路的对应第一类输入引脚的第一类输出引脚。
79.步骤s600，通过信号发生设备向待测半导体电路传输第二io测试信号，以使待测半导体电路根据第二io测试信号，生成第三反馈信号；通过检测控制设备获取待测半导体电路生成的第三反馈信号，并对第三反馈信号进行处理，根据处理的结果，得到待测半导体电路的第二io测试数据。
80.具体而言，待测半导体电路依次通过io测试和功能测试合格之后，进行再次的io测试。具体地，通过信号发生设备连接待测半导体电路相应的第一类输入引脚，并向待测半导体电路相应的第一类输入引脚传输第三反馈信号，进而检测控制设备检测待测半导体电路在io测试状态下的第三反馈信号，并对第三反馈信号进行处理，得到第二io测试数据。检
测控制设备判断第二io测试数据是否符合对应信号发生设备给出的第三反馈信号的半导体电路参数预期设定值，如检测控制设备检测到获取到第二io测试数据符合预期设定值，则判断该待测半导体电路io测试合格，进而判断待测半导体电路最终测试合格；若不符合，则信号发生设备终止测试信号输出，测试终止。通过对待测半导体电路依次进行io测试、功能测试和io测试，即先采用小电流、低电压测试初步筛选出异常样品，并保留样品失效原始形貌；再进行功能端口测试，即采用大电流、高电压进一步测试待测半导体电路；最后在采用小电流、低电压测试进一步筛选出异常样品，从而能够避免功能测试时将异常样品二次破坏，防止待测半导体电路在功能测试过程损坏后的无法拦截，提高半导体电路的测试准确度。
81.在一个实施例中，如图7所示，步骤s600之后还包括：
82.步骤s700，通过检测控制设备将第二io测试数据与相应的预设测试条件进行比对，并根据比对的结果，在第二io测试数据满足相应的预设测试条件，且对第一io测试数据和第二io测试数据进行比对，其比对结果满足偏差范围时，确认待测半导体电路为合格品。
83.其中，检测控制设备判断第二io测试数据是否符合对应信号发生设备给出的第三反馈信号的半导体电路参数预期设定值，如检测控制设备检测到获取到第二io测试数据符合预期设定值，则判断该待测半导体电路io测试合格，进而判断待测半导体电路最终测试合格；若不符合，则信号发生设备终止测试信号输出，测试终止。通过对待测半导体电路依次进行io测试、功能测试和io测试，即先采用小电流、低电压测试初步筛选出异常样品，并保留样品失效原始形貌；再进行功能端口测试，即采用大电流、高电压进一步测试待测半导体电路；最后在采用小电流、低电压测试进一步筛选出异常样品，从而能够避免功能测试时将异常样品二次破坏，防止待测半导体电路在功能测试过程损坏后的无法拦截，而且，通过将前后两次io测试数据进行比对，只有比对的偏差满足预设值时，才最终确定为合格品，以此能够进一步把测试过程中发现有参数恶化趋势的样品进行剔除，从而进一步提高半导体电路的测试准确度。
84.在一个示例中，io测试数据满足预设测试条件的步骤之前包括：
85.通过信号发生设备依次向相邻的两个第一类输入引脚之间施加预设第一电压信号，通过检测控制设备根据获取到相应的第一反馈信号，判定第一类输入引脚的开短路状态；
86.通过信号发生设备依次向待测半导体设备包含的驱动芯片的相应第一类输入引脚施加预设第一电流信号，通过检测控制设备根据获取到相应的第一反馈信号，得到对应驱动芯片的第一类输入引脚的二极管特性参数；
87.通过信号发生设备依次向对应待测半导体设备包含的桥臂的第一类输入引脚施加预设电平信号，通过检测控制设备根据获取到相应的第一反馈信号，判定相应桥臂的通断状态。
88.进一步的，得到待测半导体电路的功能测试数据的步骤包括：
89.通过信号发生设备依次向对应待测半导体设备包含的桥臂的第二类输入引脚施加预设电平信号，通过检测控制设备根据获取到相应的第二反馈信号，得到对应桥臂两端的压降数据；
90.通过信号发生设备依次向对应待测半导体设备包含的桥臂的第二类输入引脚施
加预设脉冲信号，通过检测控制设备根据获取到相应的第二反馈信号，得到对应桥臂的动态参数。
91.具体而言，待测半导体电路的具体测试过程为：第一步先测试待测半导体电路io端口参数，包含但不限于以下pin脚引脚：p引脚、vb1引脚、u引脚、vb2引脚、v引脚、vb3引脚、w引脚、pfc引脚、-vcc引脚、u-引脚、v-引脚、w-引脚、hin1引脚、hin2引脚、hin3引脚、lin1引脚、lin2引脚、lin3引脚、pfcin引脚、fault引脚、itrip引脚、vdd引脚、vss引脚、vdd引脚、vss引脚；先对每两个引脚之间施加0.2～1v电压来检测电流，用于判断引脚之间是否有开、短路异常状态，此方法同时可用于检测某个引脚对所有引脚之间的开、短路状态；再对驱动芯片引脚包括但不限于以下pin引脚hin1引脚、hin2引脚、hin3引脚、lin1引脚、lin2引脚、lin3引脚、pfcin引脚、fault引脚、itrip引脚分别对vss引脚、vdd引脚之间的二极管特性(两引脚之间灌入10ua-1ma电流)；最后再测试io端口通断测试，每个逻辑io端口灌入高、低电平，检测对应桥臂导通、关断动作。如：hin1引脚输入高电平，对应u相上桥臂导通，hin1引脚输入低电平时，对应u相上桥臂关断，hin2引脚、hin3引脚、lin1引脚、lin2引脚、lin3引脚、pfcin引脚。以上小电流、低电压测试用于初步筛选出异常样品，并保留样品失效原始形貌，避免功能测试采用的大电流、高压条件测试时将异常样品二次破坏。
92.第二步对待测半导体电路功能测试，涉及到高压以及大电流方向测试：例如对饱和压降的测试：每个逻辑io端口灌入高电平，检测对应桥臂导通后，桥臂两端的压降。如hin1引脚输入高电平，检测u相上桥臂导通压降。其它逻辑端口hin2引脚、hin3引脚、lin1引脚、lin2引脚、lin3引脚、pfcin引脚，以此类推。又如对双脉冲的测试：测量各路桥臂动态参数，各路桥臂承担高压以及大电流冲击。
93.第三步对待测半导体电路io端口再次测试，io端口再次测试过程与第一步的io端口测试过程相似，在此不再赘述。需要说明的是，第三步的io端口再次测试至少包括io端口测试中的通断测试。
94.上述的实施例中，通过对待测半导体电路依次进行初次io端口测试、功能测试和再次io端口测试，即先采用小电流、低电压测试初步筛选出异常样品，并保留样品失效原始形貌；再进行功能端口测试，即采用大电流、高电压进一步测试待测半导体电路，从而能够避免功能测试时将异常样品二次破坏，防止待测半导体电路在功能测试过程损坏后的无法拦截，最后在进行一次io端口测试，从而可再次筛选出异常样品，提高测试准确度。
95.在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
96.在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
97.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性
或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
98.在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
99.在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
100.尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
技术特征：
1.一种半导体电路的测试系统，其特征在于，包括：信号发生设备，所述信号发生设备用于连接待测半导体电路的第一类输入引脚，配置为向所述待测半导体电路传输第一io测试信号，以使所述待测半导体电路根据所述第一io测试信号，生成第一反馈信号；检测控制设备，所述检测控制设备用于连接所述待测半导体电路的对应第一类输入引脚的第一类输出引脚，配置为获取所述待测半导体电路生成的所述第一反馈信号，并对所述第一反馈信号进行处理，根据处理的结果，得到所述待测半导体电路的第一io测试数据；其中，在所述io测试数据满足预设测试条件之后，所述信号发生设备还用于连接待测半导体电路的第二类输入引脚，配置为向所述待测半导体电路传输功能测试信号，以使所述待测半导体电路根据所述功能测试信号，生成第二反馈信号；所述检测控制设备还用于连接待测半导体电路的对应第二类输入引脚的第二类输出引脚，配置为获取所述待测半导体电路生成的所述第二反馈信号，并对所述第二反馈信号进行处理，根据处理的结果，得到所述待测半导体电路的功能测试数据；所述半导体电路包括驱动芯片、pfc模块和与驱动芯片连接的逆变组件，所述逆变组件包括三组逆变模块。2.根据权利要求1所述的半导体电路的测试系统，其特征在于，在所述功能测试数据满足预设测试条件之后，所述信号发生设备还用于连接待测半导体电路的第一类输入引脚，配置为向所述待测半导体电路传输第二io测试信号，以使所述待测半导体电路根据所述第二io测试信号，生成第三反馈信号；所述检测控制设备还用于连接待测半导体电路的对应第一类输入引脚的第一类输出引脚，配置为获取所述待测半导体电路生成的所述第三反馈信号，并对所述第三反馈信号进行处理，根据处理的结果，得到所述待测半导体电路的第二io测试数据。3.根据权利要求2所述的半导体电路的测试系统，其特征在于，所述检测控制设备包括控制器，以及连接所述控制器的检测模块；所述检测模块用于依次接收所述第一反馈信号、所述第二反馈信号和所述第三反馈信号，并依次将接收到的所述第一反馈信号、所述第二反馈信号和所述第三反馈信号传输给所述控制器；所述控制器用于依次对接收到的所述第一反馈信号、所述第二反馈信号和所述第三反馈信号进行处理，分别得到所述第一io测试数据、所述功能测试数据和所述第二io测试数据；所述控制器还用于在所述第一io测试数据、所述功能测试数据和所述第二io测试数据分别满足相应的预设测试条件，且对所述第一io测试数据和所述第二io测试数据进行比对，其比对结果满足偏差范围时，确认所述待测半导体电路为合格品。4.根据权利要求3所述的半导体电路的测试系统，其特征在于，所述控制器还用于连接所述信号发生设备，配置为向所述信号发生设备传输信号切换指令，以使所述信号发生设备根据所述信号切换指令，切换当前的输出信号；所述当前的输出信号为所述第一io测试信号、所述功能测试信号或所述第二io测试信号。5.根据权利要求1所述的半导体电路的测试系统，其特征在于，所述第一类输入引脚包括p引脚、vb1引脚、u引脚、vb2引脚、v引脚、vb3引脚、w引脚、pfc引脚、-vcc引脚、u-引脚、v-引脚、w-引脚、hin1引脚、hin2引脚、hin3引脚、lin1引脚、lin2引脚、lin3引脚、pfcin引脚、
fault引脚、itrip引脚、vdd引脚、vss引脚、vdd引脚或vss引脚；所述第一类输出引脚包括p引脚、vb1引脚、u引脚、vb2引脚、v引脚、vb3引脚、w引脚、pfc引脚、-vcc引脚、u-引脚、v-引脚、w-引脚、hin1引脚、hin2引脚、hin3引脚、lin1引脚、lin2引脚、lin3引脚、pfcin引脚、fault引脚、itrip引脚、vdd引脚、vss引脚、vdd引脚或vss引脚；所述第二类输入引脚包括hin1引脚、hin2引脚、hin3引脚、lin1引脚、lin2引脚、lin3引脚或pfcin引脚；所述第二类输出引脚包括ho1引脚、ho2引脚、ho3引脚、lo1引脚、lo2引脚、lo3引脚或pfcout引脚。6.一种根据权利要求1至5所述的半导体电路的测试方法，其特征在于，包括以下步骤：将信号发生设备连接待测半导体电路的第一类输入引脚，且将检测控制设备连接所述待测半导体电路的对应第一类输入引脚的第一类输出引脚；通过所述信号发生设备向所述待测半导体电路传输第一io测试信号，以使所述待测半导体电路根据所述第一io测试信号，生成第一反馈信号；通过所述检测控制设备获取所述待测半导体电路生成的所述第一反馈信号，并对所述第一反馈信号进行处理，根据处理的结果，得到所述待测半导体电路的第一io测试数据；在所述io测试数据满足预设测试条件之后，将所述信号发生设备连接待测半导体电路的第二类输入引脚，且将所述检测控制设备连接待测半导体电路的对应第二类输入引脚的第二类输出引脚；通过所述信号发生设备向所述待测半导体电路传输功能测试信号，以使所述待测半导体电路根据所述功能测试信号，生成第二反馈信号；通过所述检测控制设备获取所述待测半导体电路生成的所述第二反馈信号，并对所述第二反馈信号进行处理，根据处理的结果，得到所述待测半导体电路的功能测试数据。7.根据权利要求6所述的半导体电路的测试方法，其特征在于，所述得到所述待测半导体电路的功能测试数据的步骤之后还包括：在所述功能测试数据满足预设测试条件时，将所述信号发生设备连接待测半导体电路的第一类输入引脚，且将所述检测控制设备连接待测半导体电路的对应第一类输入引脚的第一类输出引脚；通过所述信号发生设备向所述待测半导体电路传输第二io测试信号，以使所述待测半导体电路根据所述第二io测试信号，生成第三反馈信号；通过所述检测控制设备获取所述待测半导体电路生成的所述第三反馈信号，并对所述第三反馈信号进行处理，根据处理的结果，得到所述待测半导体电路的第二io测试数据。8.根据权利要求7所述的半导体电路的测试方法，其特征在于，所述得到所述待测半导体电路的第二io测试数据的步骤之后还包括：通过所述检测控制设备将所述第二io测试数据与相应的预设测试条件进行比对，并根据比对的结果，在所述第二io测试数据满足相应的预设测试条件，且对所述第一io测试数据和所述第二io测试数据进行比对，其比对结果满足偏差范围时，确认所述待测半导体电路为合格品。9.根据权利要求8所述的半导体电路的测试方法，其特征在于，所述io测试数据满足预设测试条件的步骤之前包括：通过所述信号发生设备依次向相邻的两个第一类输入引脚之间施加预设第一电压信
号，通过所述检测控制设备根据获取到相应的所述第一反馈信号，判定所述第一类输入引脚的开短路状态；通过所述信号发生设备依次向所述待测半导体设备包含的驱动芯片的相应第一类输入引脚施加预设第一电流信号，通过所述检测控制设备根据获取到相应的所述第一反馈信号，得到对应所述驱动芯片的第一类输入引脚的二极管特性参数；通过所述信号发生设备依次向对应所述待测半导体设备包含的桥臂的第一类输入引脚施加预设电平信号，通过所述检测控制设备根据获取到相应的所述第一反馈信号，判定相应所述桥臂的通断状态。10.根据权利要求9所述的半导体电路的测试方法，其特征在于，所述得到所述待测半导体电路的功能测试数据的步骤包括：通过所述信号发生设备依次向对应所述待测半导体设备包含的桥臂的第二类输入引脚施加预设电平信号，通过所述检测控制设备根据获取到相应的所述第二反馈信号，得到对应所述桥臂两端的压降数据；通过所述信号发生设备依次向对应所述待测半导体设备包含的桥臂的第二类输入引脚施加预设脉冲信号，通过所述检测控制设备根据获取到相应的所述第二反馈信号，得到对应所述桥臂的动态参数。
技术总结
本发明涉及一种半导体电路的测试系统和半导体电路的测试方法，通过将信号发生设备与待测半导体电路的第一类输入引脚连接，且将检测控制设备与待测半导体电路的第一类输出引脚连接，对待测半导体电路进行IO端口测试；在待测半导体电路的IO测试数据满足预设测试条件之后，将信号发生设备与待测半导体电路的第二类输入引脚，检测控制设备与待测半导体电路的第二类输出引脚连接，对待测半导体电路的功能测试。通过先进行IO端口测试，即采用小电流、低电压测试初步筛选出异常样品，并保留样品失效原始形貌；再进行功能端口测试，即采用大电流、高电压测试半导体电路，从而能够避免功能测试时将异常样品二次破坏，防止功能测试过程损坏后的无法拦截。损坏后的无法拦截。损坏后的无法拦截。
